引入高k介质材料用于增强SRAM运行的方法及结构技术

一种混合互连结构，其在相同微电子芯片的一组区域中具有比其它区域更高的互连电容量。提供了用于制造该结构的几种方法。描述了该混合互连结构的电路实施，其允许增大静态噪音余量和减小ＳＲＡＭ单元中的泄漏，以及在该芯片中的ＳＲＡＭ和逻辑的公共电源电压。允许组合这些电路的方法的优点在于，在该芯片中具有更高的互连性能速度和优异的机械坚固性。

【技术实现步骤摘要】

本专利技术涉及用于微处理器、微控制器、通信、绘图等中的先进微电子芯片的后段制程(BEOL)互连结构的形成。本专利技术尤其涉及通过允许该芯片中的SRAM区域中选择性的更高电容量的互连环境而改善该芯片中SRAM单元性能的方法。
技术介绍
受到阵列泄漏和读取稳定性的限制，CMOS SRAM单元装置阈值电压(VT)比逻辑较缓慢地减小，从而需要单独的、更高的电源电压(VDD-CELL)，以在小几何SRAM单元晶体管中存在越来越严重的、随机的VT起伏的情况下，获得更高的静态噪音余量(SNM)和读取电流(IREAD)以及较低的读取电流变化。然而，电源的第二阵列转化成更多的输入输出(I/O)要求和用于其它芯片功能的更少的金属布线轨迹，所述功能例如功率、全局信号以及时钟分布，其都直接影响成本。其次，更高/双单元电源导致(i)由于在激活模式下来自大L2高速缓冲存储器的不可访问的子阵列的全部组分，而具有更多的泄漏；以及(ii)更大的开关功率，不利地影响用于便携式应用的电池寿命，以及封装高性能桌上电脑和服务器产品的成本。在本申请作者的共同待审的申请YOR9200300292US1中提出了新的电路技术，其中允许在逻辑兼容电压下运作单个VDD SRAM，其中单元读取电流和单元静态噪音余量通常示出为具有更高/双VDD SRAM。图1a、1b和2示出了示意性电路实施。图3示意性示出了SRAM单元互连的物理实施，其中示出了字线(WL)和相关的功率线(PL)的阵列。在65nmCMOS SOI工艺中实施，并且不改变CMOS工艺和材料或常规、单个VTSRAM单元，跨接在选择的SRAM单元的功率轨道(rails)上的电压自偏置，以允许在字线(WL)激活期的高于VDD的电压、和在其它时间的低于2VT的电压。基于电路模拟数据，图4示出了“自举(bootstrapping)”，在该电路实施下将电源电压增大17％。自举单元行电源以及调节单元子阵列实际接地电压，允许上述“转化区域(Transregional)”SRAM运行，导致近子阈值数据存储和高阈值访问，将总泄漏降低10X，并将IREAD和SNM分别改善7％和18％，其中总区域一般(overhead)小于13％。从而，显而易见，“转换区域”SRAM运行允许逻辑VDD兼容性、较低的泄漏、以及较高的单元读取稳定性，而没有降低性能。该自举效应的益处通过允许增强在用于选择一行SRAM单元的WL与用于向该行提供功率的功率线(PL)对之间的电容性耦合，可以比现有技术中的所述益处显著增大。通过在SRAM子阵列的WL和PL线之间引入更高k介质材料，以允许WL和PL之间的更强的电容性耦合是获得该效果的方法。然而，在芯片的其它区域(逻辑和互连区域)使用更高k的介质有害于芯片性能，由于这些区域中的增大的电容量转换成增大的RC延迟，从而减慢了互连速度。在本专利技术中，提出了在SRAM单元区域允许更高电容性耦合而在其它区域为较低电容量的结构，从而克服该问题。还提供了几种用于制造该结构的方法。
技术实现思路
从而，本专利技术的一个目的是提供一种芯片互连结构，其允许金属间介质(IMD)的混合系统，所述IMD即在WL和PL特征之间的金属间间隙中的高k或超高k介质，图5，同时提供低k或超低k介质以隔开其它区域的互连线。下文中为了便于描述，任意地将高k限定为7＜k＜4，将超高k限定为k＞7，将低k限定为4＜k＜2.0，以及将超低k限定为k＜2。本专利技术的另一个目的是实现上述SRAM性能阵列中的最优益处，同时保持芯片的机械坚固性和低有效互连电容量，以最小化芯片上的其它区域中的互连延迟。本专利技术的另一目的是提供用于制造上述混合互连结构的方法。下面将参考下面一组附图更详细地描述本专利技术的这些和其它特征。附图说明图1a和1b为转换区域SRAM实施的示意性电路图，示出了自举以高于VDD的PL，以及利用PFET二极管叠层调节VGND。(本专利技术人中的部分人的现有技术专利申请YOR9200300292US1)；图2为在PL上以电路实施形式示意性示出的自举方法(本专利技术人中的部分人的现有技术专利申请YOR9200300292US1)；图3为自举到一对PL线上的物理实施(本专利技术人中的部分人的现有技术专利申请YOR9200300292US1)；图4为说明转换区域SRAM运行的电路模拟，其中在WL和PL之间使用与其它区域相同的绝缘材料(本专利技术人中的部分人的现有技术专利申请YOR9200300292US1)；图5为提出的根据本专利技术的自举方法的增强物理实施，其中在WL和PL轨线之间使用更高k的介质，而在芯片区域中的其它区域(未示出)使用低k介质；图6示意性描述了回蚀刻和间隙填充集成方案(本专利技术人中的部分人的美国专利申请200040087135A1)；图7示意性示出了本专利技术的第一方法，其中利用EBGF和阻挡光刻步骤制造混合SRAM互连结构；图8示意性示出了下文中将描述的本专利技术的第二方法；图9示意性示出了下文中将描述的本专利技术的第三方法。具体实施例方式本专利技术利用回蚀刻和间隙填充(EBGF)集成方案(本作者中的一些的美国专利申请200040087135A1)或其变型，提出了上述混合结构的制造。在如图6示意性示出的EBGF方案中，首先在致密介质600(通常为k较高的材料，例如氧化物、SiCOH、致密旋涂玻璃等)中制造互连布线500，图6a。然后利用线本身作为蚀刻掩模从线间的间隙之间蚀刻致密介质，以制造如图6b所示的结构。然后沉积更低k的介质(通常为低k或非常低k的介质材料550，通常为多孔的，从而使k值低到1.6)，从而如图6c所示过填充蚀刻的凹槽。然后通过化学机械抛光(CMP)工艺平面化该结构，并用钝化介质650覆盖，从而形成如图6d所示的EBGF结构。致密介质600被看作是支撑介质，并用于提供机械坚固性，因为低k IMD550通常在机械上易碎。在本专利技术的第一方法中，如图7所示，结合简单的阻挡光刻步骤使用EBGF方法，所述步骤保护SRAM单元区域，其中WL和PL线利用光致抗蚀剂掩模定位，从而将致密介质留在这些线之间。图7.1示出了在致密和坚固的BEOL介质600中的标准制造后的结构的俯视图。为了简化，没有示出互连线。然后，如图7.2所示，利用具有阻挡掩模的曝光由光致抗蚀剂100保护SRAM单元区域。然后，如图7.3所示，在未受到阻挡掩模保护的区域中回蚀刻坚固BEOL介质，然后剥离抗蚀剂。最后，利用比坚固BEOL介质600具有更低k的介质550对回蚀刻的区域进行间隙填充，并进行平面化，如图7.4所示。例如，机械坚固BEOL介质600可以选自氧化硅，氟化氧化硅，包括硅、碳、氧和氢的有机硅酸盐介质。间隙填充介质550可以是k＜2.5优选低于2的多孔或致密形式的有机硅酸盐和有机介质例如聚酰亚胺、聚亚芳基醚和多孔硅石。另外，还可以通过阻挡光刻保护例如芯片切口位置、接合或探测焊盘以及切割沟道，从而保护支撑介质以防止切割或接合引起的裂缝。阻挡掩模和相关的光刻相比于用于制造单元的技术的最小基本规则可以是相当松弛的基本规则，从而不会显著增加成本。通过这样，可以制造机械坚固的混合结构，其中WL/PL间隙中的IMD的k高达4，而剩余互连区域中的IMD的k低至1.6。这允许SRAM单元中的增大的自举电压本文档来自技高网...

【技术保护点】
一种互连结构，包括设置在第一介质顶部的多个导体，其中所述多个导体的第一子集之间的间隔被第二介质占据，并且所述多个导体的第二子集之间的间隔被第三介质占据。

【技术特征摘要】
US 2004-11-12 10/988,4841.一种互连结构，包括设置在第一介质顶部的多个导体，其中所述多个导体的第一子集之间的间隔被第二介质占据，并且所述多个导体的第二子集之间的间隔被第三介质占据。2.根据权利要求1的结构，其中所述多个导体是互连布线，其包括导电阻挡衬里和导电性更高的填充材料。3.根据权利要求1的结构，其中所述第一介质是选自如下的机械坚固介质氧化硅，氟化氧化硅，包括硅、碳、氧和氢的有机硅酸盐介质。4.根据权利要求1的结构，其中所述第二介质选自通过旋涂或等离子体增强化学气相沉积沉积的介质，并选自氧化硅、氟化氧化硅、二氧化钛、氧化锆、二氧化铪及其硅酸盐、钛酸钡锶盐、钛酸钡锆盐等。5.根据权利要求1的结构，其中所述第三介质选自多孔和致密形式的有机硅酸盐和有机介质，例如聚酰亚胺和聚亚芳基醚以及多孔硅石。6.根据权利要求1的结构，其中所述导体的第一子集是位于微电子芯片的SRAM部分中的互连布线。7.根据权利要求6的结构，其中所述导体的第一子集包括SRAM单元的字线和功率线。8.根据权利要求1的结构，其中所述第一介质还设置在芯片中的切割沟道中以及接合和测试焊盘下。9.根据权利要求1的结构，其中所述导体的第二子集位于除所述SRAM单元之外的其它区域中，并用于互连芯片上的不同区域。10.根据权利要求1的结构，其中所述各种介质利用选自如下的方法沉积旋涂和固化、溶胶凝胶处理、化学气相沉积、等离子体辅助化学气相沉积、物理气相沉积、以及原子层沉积。11.根据权利要求1的结构，其中所述导电阻挡材料选自钽和钛、钽和钛的氮化物和硅氮化物及其组合。12.根据权利要求1的结构，其中所述导电性更高的填充材料选自铜、铝、金、银及其组合。13.根据权利要求1的结构，其中所述结构是机械坚固微电子芯片，其在SRAM区域中具有高互连电容量，而在其它互连区域中具有低互连电容量。14.一种制造混合互连结构的方法，包括以下步骤在衬底上沉积第一介质，并在所述第一介质中构图沟槽和过孔；利用导电阻挡材料和导电性更高的填充材料填充所述沟槽和过孔，以形成互连布线结构；在所述衬底的第一区域中形成阻挡抗蚀剂图形，以只曝光所述互连结构的第一子集；从位于所述第一区域中的所述第一组互连布线之间蚀刻所述第一介质；以及利用第二介质填充在所述第一组互连布线之间的间隙，并对其平面化，以形成共面结构。15.根据权利要求14的方法，其中所述第一介质是选自如下的机械坚固介质氧化硅，氟化氧化硅，包括硅、碳、氧和氢的有机硅酸盐介质。16.根据权利要求14的方法，其中所述导电阻挡材料选自钽和钛、钽和钛的氮化物和硅氮化物及其组合。17.根据权利要求14的方法，其中所述导电性更高的填充材料选自铜、铝、金、银及其组合。18.根据权利要求14的方法，其中所述衬底是微电子芯片，包括至少逻辑块、SRAM单元、接合和测试焊盘以及切割沟道。19.根据权利要求18的方法，其中所述第一区域包括除所述SRAM单元、切割沟道和用于接合和测试焊盘的区域之外的全部区域。20.根据权利要求14的方法，其中所述对所述第一介质的蚀刻通过选自如下的工艺实现等离子体蚀刻、反应离子蚀刻、离子研磨、激光蚀刻以及湿蚀刻。21.根据权利要求14的方法，其中所述第二介质选自多孔和致密形式的有机硅酸盐和有机介质，例如聚酰亚胺和聚亚芳基醚以及多孔硅石。22.根据权利要求14的方法，其中所述对所述第二介质的平面化通过化学机械抛光、反应离子蚀刻或其组合实现。23.根据权利要求14的方法，其中重复所述步骤以制造多级混合互连结构。24.根据权利要求14的方法，其中所述第一介质是选自如下的低k或超低k介质多孔和致密形式的有机硅酸盐和有机介质，例如聚酰亚胺和聚亚芳基醚以及多孔硅石。25.根据权利要求24的方法，其中所述第一区域只包括微电子芯片上的SRAM单元。26.根据权利要求24的方法，其中所述第二介质是选自如下的高k介质氧化硅、氟化氧化硅、二氧化钛、氧化锆、二氧化铪及其硅酸盐、钛酸钡锶盐、钛酸钡锆盐等。27.一种制...

【专利技术属性】
技术研发人员：AJ巴弗纳盖尔瓦拉，SV科索诺基，SV尼塔，S普鲁肖特哈曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]