一种集成电路，包括至少一个半导体存储器阵列和逻辑电路。存储器阵列包括导电字线。逻辑电路包括具有导电栅极的逻辑晶体管。逻辑晶体管的栅极和字线由多晶硅层和金属层构成。在字线中金属层比多晶硅层厚；以及在逻辑晶体管的栅极中金属层比多晶硅层薄。
【技术实现步骤摘要】
本专利技术涉及制造存储信息的存储器阵列中的字线结构的方法及由此形成的结构，更具体地说涉及DRAM(动态随机存取存储器)阵列。
技术介绍
存储器阵列可以是独立存储器芯片的一部分或可以是芯片上的存储器的一部分，芯片上的存储器如微处理器或数字电路处理器的高速缓冲存储器。包括处理信息的电路的“随机逻辑电路”可以包括“存储器支持电路”，“存储器支持电路”提供对存储器阵列的读取/写入能力。随机逻辑电路不限于“存储器支持电路”，还可以包括运算单元、总线、锁存器、锁相回路等。在存储器阵列中，具有在其中包括互连结构的字线和位线。存储器阵列由多个单个的存储器单元构成，每个单元具有至少一个“通过(pass)”或“访问”晶体管。每个“通过”晶体管通过字线之一选通。对于本专利技术的目的，“字线”是在晶体管栅极平面处产生的局部互连结构。因此，它们被至少部分地包括，作为栅极导体结构或叠层的整体的部分。随机逻辑电路中的栅极导体叠层用作晶体管栅极和局部互连。例如，随机逻辑电路中的栅极导体将电信号从栅极接触传递到相邻逻辑晶体管的远端部分。因为存储器阵列被设计成尽可能致密(由此最大化每个给定芯片面积存储的信息量)，因此字线是非常窄而长的导体，其在许多存储器单元之间提供电连接。在典型的现有技术存储器阵列中，字线具有约100nm的宽度，并连接在长度上伸长大于10μm的数百个单个的存储器单元。根据微型化的一般趋势，字线宽度将继续收缩。同时，字线的长度保持尽可能的长，以允许同步访问尽可能多的存储器阵列的单个单元。此外，字线长度的缩小比例不能期望与其宽度的缩小比例一样快。因此，字线的电阻变得越来越高。减小字线电阻的一种简单方法是使它们加厚。但是，在使它们加厚的情况下，每单位长度的电容量变得非常高。另外，高的高宽比(即，线厚度与线宽的比率)使线蚀刻工艺更不可控制，导致线宽和/或侧壁外形的不希望的变化。减小字线电阻的优选方法是引入具有更高导电性的新材料。这种新型材料应该与栅极平面处通常遇到的高温处理(例如，在1000℃下的结激活(junction activation))相兼容。而且，这种新材料应该与晶体管栅极介质相兼容，以便它们不会引起晶体管性能不希望的改变。随机逻辑晶体管通常被设计成优越的开关，意味着对于给定的“截止电流”，它们的“导通电流”应该被最大化。高的“导通电流”允许在固定的“截止电流”下用最小的功率损耗快速开关(充电或放电)负载电容。而且，随机逻辑电路包括为负载电容的最小值和快速开关而设计的局部互连。由此，局部互连的长度通常保持尽可能的短，以便避免引入用于传送与长的局部互连关联种类的信号的任何额外的延迟时间。晶体管栅极长度的控制(指栅极叠层线的宽度)直接涉及逻辑晶体管的开关性能。影响晶体管栅极长度控制的因素包括栅极导体层的平面化、存在于栅电极叠层中的各种不同材料层的高宽比、以及用于存在于栅电极叠层中的不同材料的选择性反应离子蚀刻(RIE)的可利用性。优选提高平面化。还优选低高宽比。此外，优选更高的蚀刻选择性。通常，包括局部互连的栅电极结构在下面的隔离结构上布置。例如，连接多个存储器单元的字线在隔离结构上布置，该隔离结构用于隔离存储器单元中的各种电元件(例如，晶体管)以及用于隔离不同的存储器单元。由此，栅电极叠层材料应该与构成这种隔离结构的几何形状和材料相兼容，以避免不经意的电短路(短路)或开路(断开)。当由于粘附力损失、严重的过蚀刻或在淀积工艺过程中不能保持连续性(例如，在淀积过程中差的台阶覆盖度)部分栅极局部互连失败时，通常形成这种电开路。当在局部互连蚀刻过程中栅极材料没有被完全清除，或另外地，当下面的隔离结构已被严重地过蚀刻允许不经意的电连接到周围的导电结构时，通常形成电短路。因为不同的设计宗旨，在存储器阵列和随机逻辑电路中栅极导体结构可以有利地不同。在那种情况下，栅极导体结构应该满足兼容性需求，不降低存储器阵列或随机逻辑电路的性能。希望地，在栅极平面构图之前，栅极导体层应该尽可能的平坦。还希望RIE工艺应该能同时蚀刻不同的阵列/逻辑栅极结构，而不会由于不完全蚀刻引起如栅极介质穿通、隔离穿通、电短路的不希望的效应，以及由于过蚀刻引起电开路。希望地，两种导体结构应该与各种栅极介质相兼容，以便“通过”晶体管和逻辑晶体管不具有不希望的性能改变。还希望两种导体结构应该与下面的隔离结构相兼容，以便不损失栅极导体和各个隔离结构之间的粘附力。多晶硅-金属硅化物栅电极结构被广泛地用于减小栅极导体的导电率。多晶硅是与典型的栅极介质和隔离介质材料相兼容的高温稳定材料。金属硅化物具有呈金属性的导电性，为栅电极叠层提供低电阻。在一个例子中，金属硅化物是在多晶硅层上淀积的硅化钨(WSi)。由多晶硅和淀积的硅化物构成的这种导电叠层通常称为“多晶金属硅化物(polycide)”。多晶硅层厚度被选择为尽可能小，由此防止增加栅电极叠层高宽比和/或电容量，但是同时它被选择为足以蚀刻WSi层、而不损害任何下面的介质结构的厚度。此外，如果硅化钨淀积工艺采用六氟化钨(WF6)气体作为钨前体，那么多晶硅层应该足够厚，以基本上阻挡氟(F)气体或元素氟的扩散。多晶硅-金属栅电极结构提供电阻的进一步减小，因为元素金属膜的导电率通常大于金属硅化物的导电率。在多晶硅-金属栅电极结构中通常采用难熔元素金属如钨(W)、钼(Mo)和钽(Ta)。在多晶硅和元素金属之间通常布置薄导电扩散阻挡层，以防止高温处理过程中元素金属的硅化。扩散阻挡层通常由导电金属氮化物如氮化钨(WN)、氮化钛(TiN)、氮化钽(TaN)和/或各种含硅的三元化合物如WSiN、TiSiN和TaSiN构成。此外，导电扩散阻挡层也可以包括由其它绝缘材料如氮化硅制成的超薄量子导电阻挡层。一个特别有用的例子是阻挡层由氮化钨(WN)构成的多晶硅-阻挡层-W栅极叠层。在该例子中，钨的RIE对于下面的多晶硅层具有弱的选择性，意味着多晶硅层蚀刻具有与钨(W)层蚀刻几乎相同的速度。而且，钨(W)的RIE需要大的过蚀刻，通常高达100％，以从由隔离结构形成的台阶周围完全清除钨(W)。由于多晶硅和钨(W)之间的弱蚀刻选择性和钨层的过蚀刻需要，多晶硅厚度被选择为大于钨(W)层的厚度，以避免任何栅极介质穿通。图1示出了Rama Divakaruni等人的，名称为“Gate prespacers for highdensity DRAMs International Symposium on VLSI Technology Systemsand Applications”，台湾台北，8-10(June1999)中描述的现有技术DRAM器件8的剖面图。器件8包括左边的阵列区和右边的支持区，两个区被隔开，如由中心的断裂线所示。硅衬底11A/11B包括阵列区中的有源区11A和支持区中的掺杂的硅11B。在阵列区中，示出了在存储电容器(未示出)上的深沟槽上形成的掺杂多晶硅柱12。深沟槽的上部被介质区14衬靠在其侧壁上，垂直栅极氧化物层(vGOX)40衬靠在其下的沟槽的侧壁上。在其下部，多晶硅柱12直接邻近于垂直栅极氧化物层(vGOX)40沟槽，如本领域的技术人员很好的理解，由此形成垂直晶体管的栅电极。在衬底11A的上表面附近的有源区11A的任何一侧是本文档来自技高网...
【技术保护点】
一种形成集成电路器件的方法，该集成电路器件包括至少一个半导体存储器阵列区和包括支持区的逻辑电路，该方法包括以下步骤：在设置有字线的所述阵列区和设置有所述逻辑电路的所述支持区中形成多晶硅的厚淀积层；然后，只除去所述阵列区中的厚 多晶硅层；然后，在所述阵列区和所述支持区中淀积薄多晶硅层；然后，在所述薄多晶硅层上淀积至少包括元素金属层部分的金属导体涂层；以及然后，分别在所述阵列区和所述支持区中形成字线和栅电极。
【技术特征摘要】
US 2004-3-10 10/708,5301.一种形成集成电路器件的方法，该集成电路器件包括至少一个半导体存储器阵列区和包括支持区的逻辑电路，该方法包括以下步骤在设置有字线的所述阵列区和设置有所述逻辑电路的所述支持区中形成多晶硅的厚淀积层；然后，只除去所述阵列区中的厚多晶硅层；然后，在所述阵列区和所述支持区中淀积薄多晶硅层；然后，在所述薄多晶硅层上淀积至少包括元素金属层部分的金属导体涂层；以及然后，分别在所述阵列区和所述支持区中形成字线和栅电极。2.根据权利要求1的方法，其中该方法首先在所述阵列区上形成牺牲多晶硅层，随后在所述器件上形成栅极氧化物层，以及在所述薄多晶硅层的淀积之前进行预清洗所述器件的步骤。3.根据权利要求2的方法，包括在所述薄多晶硅层和所述金属层之间形成阻挡层。4.根据权利要求1的方法，其中所述薄多晶硅层包括非晶硅。5.根据权利要求4的方法，其中该方法首先在所述阵列区上形成覆盖牺牲多晶硅层，随后在所述器件上形成栅极氧化物层。6.根据权利要求5的方法，其中在所述薄多晶硅层和所述金属导体涂层之间形成阻挡层。7.根据权利要求2的方法，其中在形成所述牺牲多晶硅层之后在所述器件上形成栅极氧化物层。8.根据权利要求4的方法，其中在形成所述牺牲多晶硅层之后在所述器件上形成栅极氧化物层。9.根据权利要求1的方法，其中在所述阵列区和所述支持区中形成字线和栅电极之前在所述金属层上形成帽盖氮化硅层。10.根据权利要求9的方法，包括在具有多晶硅柱的半导体衬底上形成集成电路器件，其中所述多晶硅柱在导电字线下面的所述半导体衬底中的沟槽中，所述柱通过所述沟槽的侧壁上的介质材料和在除了所述多晶硅柱之外的所述衬底上形成的阵列顶部氧化物(ATO)层与所述衬底电绝缘；以及在所述阵列区...
【专利技术属性】
技术研发人员：R迪瓦卡鲁尼，O格卢斯陈克夫，OJ夸沃，R马利克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。