制造半导体器件的方法技术

在其中半导体晶片６通过等离子体被分为单独片的等离子体解理工艺中，形成的覆盖有源层４１的ＳｉＯ↓［２］层４２和保护层４３被用作蚀刻阻挡层，用于缓冲在其中蚀刻且切开晶片基层４０的第一等离子体解理步骤中的蚀刻速率波动。然后，进行第二等离子体解理步骤，其中用能够以高蚀刻速率蚀刻的第二等离子体产生气体切断由第一蚀刻解理步骤所暴露的蚀刻阻挡层，且防止当保护片３０长时间暴露于等离子体时导致的热损伤。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种制造半导体器件的方法，该方法通过分割在其上形成多个半导体元件的半导体晶片成为半导体元件的单独的片获得半导体器件。本专利技术还涉及在该制造方法中使用的切割半导体晶片的切割设备。
技术介绍
安装于电子设备的板上的半导体器件传统地以这样的方式制造，即引线框架的引脚和金属的凸点连接于半导体元件，在处于晶片的状态的半导体元件上形成电路图案，且半导体元件经受封装工艺，其中它们用树脂密封。由于最近电子设备的尺寸已经被减小，所以半导体器件的尺寸也被减小。特别地，人们积极研究减小半导体元件的厚度。厚度减小的半导体元件的机械强度如此之低以使半导体元件在解理(dicing)步骤中进行的切割工艺中容易断裂，在该工艺中，处于晶片状态的半导体元件被切成单独的片，且不可避免地降低了机械加工产率。关于切割减小了厚度的半导体元件的方法，取代机械切割方法，提出了一种等离子体解理方法，其中通过等离子体的蚀刻作用形成切割槽来切割半导体晶片。关于该方法，例如，请参考专利文件1。专利文件1日本公开JP-A-2002-93752但是，在如上所述的现有技术的等离子体解理的工艺中，由于等离子体蚀刻作用的均匀度的缺少导致了以下的问题。另外，这些问题还没有得到解决。在等离子体蚀刻的工艺中，在前进行掩模工艺使得除了切割线以外的区域可以用抗蚀层覆盖。其上进行掩模工艺的半导体晶片放入等离子体处理装置的处理室中，且只有切割线的区域暴露于处理室中的等离子体以使通过蚀刻去除该区域中的硅。在此，显示通过等离子体进行的蚀刻程度的蚀刻速率不必然相同。因此，蚀刻速率分布在处理室中波动。因此，在处理室中进行的等离子体解理的工艺中，位于高蚀刻速率部分中的切割线的部分中的硅相比其它部分的硅更快地被去除。因此，在这些部分中切割在短时间内更快地完成。在这些高蚀刻速率的部分中的切割线被持续地暴露于等离子体直至位于低蚀刻速率的区域的切割线的部分中的硅被去除。因此，当硅从高蚀刻速率的区域完全去除时，在半导体晶片的下表面侧上的保护片直接暴露于等离子体。当以以上状态继续等离子体工艺时，由等离子体产生的热量直接作用于保护片上。因此，可能过度加热、烧伤和变形保护片。依据传统的等离子体解理方法，不可能有效地防止保护片免受由等离子体蚀刻作用的均匀性的缺少导致的热引起的损伤。
技术实现思路
因此，本专利技术的目的是提供一种制造能够当通过等离子体蚀刻切割半导体芯片时防止保护片免受由热引起的损伤的半导体器件的制造方法。本专利技术的另一目的是提供切割半导体晶片的切割装置。依据本专利技术，提供了一种用于获得通过切割半导体晶片被分割成为半导体元件的单独的片的半导体器件的制造方法，半导体晶片的主要组分是硅，在晶片的第一面上形成多个半导体元件，通过等离子体解理(dicing)，半导体器件的制造方法包括在第一面侧上相应于切割线的位置形成蚀刻阻挡层的步骤，所述切割线通过将半导体晶片分为单独的片来设置，通过其中使用包含氟气的混合气体的第一等离子体产生气体的等离子体的所述蚀刻阻挡层包含材料的蚀刻速率低于通过其中使用第一等离子体产生气体的等离子体蚀刻硅的蚀刻速率；固定保护片的步骤，能够被剥离的所述保护片固定于所述第一面上以形成用于决定在相对于所述第一面的第二面上的切割线的掩模；通过所述第一等离子体产生气体的等离子体从第二面蚀刻硅的第一等离子体解理步骤；和通过能够在比所述第一等离子体产生气体的蚀刻速率高的第二等离子体产生气体，蚀刻在所述第一蚀刻解理步骤中暴露的所述蚀刻阻挡层的第二等离子体解理步骤。在权利要求2中描述的本专利技术提供了一种依据权利要求1的制造半导体器件的方法，其中通过使用所述第一等离子体产生气体的等离子体蚀刻所述蚀刻阻挡层与通过使用所述第一等离子体产生气体的等离子体蚀刻硅的蚀刻速率的比例不大于0.6。在权利要求3中描述的本专利技术提供了一种依据权利要求1的制造半导体器件的方法，其中所述蚀刻阻挡层至少包含SiO2，且第二等离子体产生气体包含具有氢键的氟气或可替换地包含含有氟气的混合气。在权利要求4中描述的本专利技术提供了一种依据权利要求3的制造半导体器件的方法，其中第二等离子体产生气体包含含有CHF3或CF4+H2的混合气。在权利要求5中描述的本专利技术提供了一种依据权利要求1的制造半导体器件的方法，其中蚀刻阻挡层至少包含SiN，且第二等离子体产生气体至少包含氟气和氧气的混合气体。在权利要求6中描述的本专利技术提供了一种依据权利要求5的制造半导体器件的方法，其中第二等离子体产生气体包含含有SF6或O2的混合气。在权利要求7中描述的本专利技术提供了一种依据权利要求1的制造半导体器件的方法，其中蚀刻层至少包含有机物质，且第二等离子体产生气体至少包含氧气。在权利要求8中描述的本专利技术提供了一种依据权利要求1的制造半导体器件的方法，其中所述蚀刻阻挡层至少包含用于半导体引线的电导体。在权利要求9中描述的本专利技术提供了一种依据权利要求8的制造半导体器件的方法，其中电导体至少包含Al、Al-Si和Al-Si-Cu，且第二等离子体产生气体至少包含氯气或氯气复合气体。在权利要求10中描述的本专利技术提供了用于在权利要求1中描述的制造半导体器件的方法的切割半导体晶片的切割装置，包括形成紧密密封的空间的处理室；具有与保护片紧密接触的平面的电极；在保护片与所述平面紧密接触的条件下用于固定半导体晶片的固定装置；用于减压处理室的泵；将等离子体产生气体提供给处理室的等离子体产生气体提供部分；和在电极上施加高频电压的高频电源部分以转化被提供入处理室的等离子体气体为等离子态，其中等离子体产生气体提供部分包括用于选择地提供第一等离子体解理步骤中使用的第一等离子体产生气体或用于产生能够以高于第一蚀刻气体的等离子体的蚀刻速率的蚀刻速率蚀刻通过第一等离子体解理步骤暴露的所述蚀刻阻挡层的等离子体的第二等离子体产生气体的气体选择装置。依据本专利技术，其蚀刻速率低于通过第一等离子体产生气体在硅上进行的蚀刻的蚀刻速率的蚀刻阻挡层包含材料在相应于半导体晶片的切割线的位置形成，且在其中用第一等离子体产生气体的等离子体蚀刻硅的第一等离子体解理步骤之后，执行第二等离子体解理步骤，其中用能够以高于第一等离子体产生气体的等离子体的蚀刻速率的蚀刻速率蚀刻的第二等离子体产生气体的等离子体蚀刻由第一等离子体解理步骤暴露的蚀刻阻挡层。由于上述，所以可以防止当通过等离子体蚀刻切割半导体晶片时对保护片的热损伤的产生。附图说明图1是本专利技术的实施例1的等离子体处理装置的剖面图；图2是本专利技术的实施例1的等离子体处理装置的下电极的局部剖面图；图3是本专利技术的实施例1的半导体晶片的透视图；图4a-4b是本专利技术的实施例1的等离子体处理装置的剖面图；图5是显示本专利技术的实施例其的等离子体处理装置的控制系统组成的结构图；图6a-6e是说明本专利技术的实施例1的制造半导体器件的方法的工艺示意图；图7是本专利技术的实施例1的等离子体工艺方法的流程图；图8a-8d是说明本专利技术的实施例1的制造半导体器件的方法的等离子体解理步骤的示意图；图9a-9c是本专利技术的实施例2的半导体晶片的透视图；图10a-10d是说明本专利技术的实施例2的制造半导体器件的方法的等离子体解理步骤的示意图；图11a-11d是说明本专利技术的实施例2的制造半导体器件的方法的等离子体解理步本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，通过采取等离子体解理而切割半导体晶片来获得被分成为半导体元件的单独的片的半导体器件，半导体晶片的主要组分是硅，在所述半导体晶片的第一面上形成多个半导体元件，所述半导体器件的制造方法包括：在第一面侧上相应于切 割线的位置形成蚀刻阻挡层的步骤，所述切割线通过将半导体晶片分为单独的片来设置，所述蚀刻阻挡层含有这样的材料，通过其中使用包含氟气的混合气体的第一等离子体产生气体的等离子体对该材料的蚀刻速率低于通过其中使用第一等离子体产生气体的等离子体蚀刻硅的蚀刻速率；贴上保护片的步骤，所述保护片能够被剥离，将该保护片贴到所述第一面上以形成用于决定在相对于所述第一面的第二面上的切割线的掩模；通过所述第一等离子体产生气体的等离子体从第二面蚀刻硅的第一等离子体解理步骤；和通 过能够在比所述第一等离子体产生气体的蚀刻速率高的第二等离子体产生气体，蚀刻在所述第一蚀刻解理步骤中暴露的所述蚀刻阻挡层的第二等离子体解理步骤。

【技术特征摘要】
【国外来华专利技术】JP 2003-1-23 014567/20031.一种半导体器件的制造方法，通过采取等离子体解理而切割半导体晶片来获得被分成为半导体元件的单独的片的半导体器件，半导体晶片的主要组分是硅，在所述半导体晶片的第一面上形成多个半导体元件，所述半导体器件的制造方法包括在第一面侧上相应于切割线的位置形成蚀刻阻挡层的步骤，所述切割线通过将半导体晶片分为单独的片来设置，所述蚀刻阻挡层含有这样的材料，通过其中使用包含氟气的混合气体的第一等离子体产生气体的等离子体对该材料的蚀刻速率低于通过其中使用第一等离子体产生气体的等离子体蚀刻硅的蚀刻速率；贴上保护片的步骤，所述保护片能够被剥离，将该保护片贴到所述第一面上以形成用于决定在相对于所述第一面的第二面上的切割线的掩模；通过所述第一等离子体产生气体的等离子体从第二面蚀刻硅的第一等离子体解理步骤；和通过能够在比所述第一等离子体产生气体的蚀刻速率高的第二等离子体产生气体，蚀刻在所述第一蚀刻解理步骤中暴露的所述蚀刻阻挡层的第二等离子体解理步骤。2.如权利要求1的制造半导体器件的方法，其中通过使用所述第一等离子体产生气体的等离子体蚀刻所述蚀刻阻挡层与通过使用所述第一等离子体产生气体的等离子体蚀刻硅的蚀刻速率的比例不大于0.6。3.如权利要求1的制造半导体器件的方法，其中所述蚀刻阻挡层至少包含SiO2，且所述第二等离子体产生气体包含具有氢键的氟气或可替换地包含含有氟气的混合气。4.如权利要求3的制造半导体器件的方法...

【专利技术属性】
技术研发人员：有田洁，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]