集成电路和测量方法以及测量结构的制备技术

一种用于测量集成电路（ＩＣ）结构（１２）的方法，该方法通过测量该结构的印记（３０）实现，一种用于制备用于上述测量的测试位置（２６）的方法，以及由此形成的ＩＣ（１０）。用于制备测试位置的方法包括从衬底上逐渐除去结构以暴露衬底的顶表面（３２）中的结构的除去的底表面的印记（３０）。然后可以使用原子力显微镜（ＡＦＭ）（４０）成像印记。图像（５０）可以用于测量结构的底表面。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术的
是集成电路的物理测量。
技术介绍
为了监控和调试器件，超大规模集成电路(VLSI)技术需要芯片临界尺寸(CD)和失效分析(FA)数据的知识。例如，互补金属氧化物半导体(CMOS)多晶硅栅极导体(PC)的临界尺寸和相关的多晶硅隔离层的尺寸对于那些器件通常是重要的。 不幸地是，当前的测量技术具有许多缺点。例如，无破坏性测量技术，如在线扫描电子显微镜(SEM)，由于数据在工艺完成之前取得，所以不是重要的临界尺寸的代表。同样，如透射电子显微镜(TEM)的破坏性技术需要用于测量的样品的垂直横截面，该测量工作强度大并且耗费时间。另外，破坏性技术通常只在可能不是整个结构的CD代表的一维上测量。如果适当地展开卷积数据，已经发现的电测量可以作为一种精确的测量技术。然而，可以预期地是，在栅极长度小于50nm时，由于寄生电容，电测量技术将不再精确。 上述技术不允许PC结构的整个范围之上的尺寸数据，PC结构应该允许的探测有在尺寸上的系统变化；如未对准的局部异常；PC窄化或变宽；或如凸起和凹陷的缺陷。另外，SEM数据限于在横截面上，而在平面上略有误差。 除了在PC蚀刻之后，当前的测量技术的另一个缺点是通常不允许在线实施，也不允许在工艺结束时测量。获得在工艺结束时的精确的CD测量越来越重要，因为该测量直接涉及电性能。 由于上述原因，该领域需求测量半导体CD的改良方法。
技术实现思路
本专利技术涉及一种用于测量集成电路结构的方法，该方法通过测量该结构的印记实现，一种用于制备用于上述测量的测试位置的方法，以及由此形成的集成电路。用于制备测试位置的方法包括从衬底上除去结构的一部分以暴露衬底的顶表面中的结构的除去的底面的印记。然后可以使用原子力显微镜(AFM)成像印记，其可以用于测量结构的底面并确定CD。可以实施测试位置的制备，用于在线测量在晶片上任意裸芯(die)上的任意位置处的结构，以解决在晶片的整个范围内结构的芯片到芯片的变化。本专利技术允许在二维平面图内的观测达到至少4nm的精度，并可扩展到小于50nm的全部尺寸。本专利技术也可以将总的分析时间(例如，样品制备、数据采集、数据缩减)缩减到已有技术的大概25％。 本专利技术的前述和其它特征将从下面本专利技术实施例的更具体的描述中显而易见。 附图说明 参考下面的附图，将详细描述本专利技术的实施例，其中同样的标号表示同样的部分，并且其中图1示出了包括待测量结构的IC；图2示出了包括一个印记的图1的IC的一个测试位置；图3示出了图2的印记的三维图像；图4A-4C示出了数据分析的图形用户界面。 具体实施方式 参考附图，图1示出了包括待测量结构12的一个实施例的集成电路(IC)10。如作为例子的实施例所示，结构12包括位于衬底16上的一对场效应晶体管(FET)14和其它IC部分24。衬底16优选用硅形成。每个FET 14包括位于一对隔离层20之间的栅极氧化物19上的栅极导体18。源极-漏极区22在每个FET 14之间延伸。同时示出了IC 10的其它部分24。虽然为了明晰没有示出，但是所有的部分在某种程度上延伸进页面内。应该理解，待测量结构的形式可以彻底地不同，即没必要是FET。其它可能的结构包括，例如，隔离沟槽、接触孔、有源硅区、动态随机存取存储器(DRAM)存储节点沟槽开口、硅化物覆盖区(footprint)、扩散电阻元(resistor dimension)等。另外，应该理解，为了简洁和明晰的目的，简化了所示的结构12。 参考图2，示出了用于测量IC 10的结构12的测试位置26的一个实施例。测试位置26包括通过除去在衬底16的顶表面32中的结构12产生的显微印记30(在图2中被极大地放大)。印记30是结构12的底表面34(图1)的水平(交叉并进入页面内)复制，并在所有的结构12在衬底16上形成时，在衬底16的顶表面32(图2)中形成。除去结构12到顶表面32，暴露印记30。如图1和图2所示，结构12和相应的底表面34可以包括许多段，每段形成它自己的印记30的部分。在除去工艺的精度范围内，印记30的水平尺寸与结构12的底表面34的尺寸相同。因此，印记30尺寸的测量，提供了除去的结构12的相应部分的底表面的测量。 如上所述，为了制备用于测量的测试位置26，必须通过除去结构12暴露印记30。如在这里使用的，“除去结构”意思是通过下述工艺除去的结构12的水平延伸部分。当结构12的整体水平延伸时，不必除去它。在一个实施例中，通过逐渐地除去结构12的部分下至顶表面32提供除去。更确切地说，除去结构12的一部分，并接着重复除去步骤，直到暴露顶表面32中的印记30。逐渐除去允许在不破坏衬底16，即它完好无损的情况下，清除结构12的一部分。 测试位置26可以按多种方式与IC 10的其它部分24隔离。如果适当从IC 10除去测试位置26，那么测试位置26可以从IC 10的较大样品上切除，并，例如，粘附到硅滑面(slide)用于制备。例如，可以使用蜡提供粘附。通过任何公知的或后来发展的除去工艺，测试位置26的制备可以从多晶硅的上截面的先前分层(precursor de-layering)开始。此时，在该实施例中，发现通过重复地在氢氟(HF)酸溶液中搅动测试位置26逐渐除去结构12的部分是有利的。更确切地说，除去残留的覆盖膜，以剩下印记30。可以按任何现在公知的或后来发展的方式提供搅动。搅动的一种方式是使用在约100-1000PRM下工作的磁性搅动器。在一个实施例中，还发现在18℃-22℃范围内，优选在约21℃的温度下保持HF酸是有利的。每个搅动步骤，即除去步骤，相对于前一搅动步骤，缩短了持续时间。使用的实际持续时间将根据结构12的构成变化。作为例子的持续时间包括约30秒每层，并在约3分钟时开始。在每个搅动步骤之后，用水，例如去离子水，漂洗测试位置26，并在此后例如使用吹干燥空气或氮气的方法干燥。接着，可以使用复制膜或透明带除去测试位置上的外部材料。应该理解，上述用于逐渐除去结构12的技术不是可利用于完成工艺的唯一方法。因此，本专利技术不应该局限于除了如在所附本文档来自技高网...

【技术保护点】
一种用于测量设置在衬底（１６）上的集成电路结构（１２）的底表面（３４）的方法，包括以下步骤：（ａ）从所述衬底上除去所述结构，以在所述衬底的顶表面（３２）中暴露印记（３０），其中所述印记是所述结构的除去的底表面（３４）；以及（ｂ）获得所述印记的图像（５０），以测量所述结构的除去的底表面。

【技术特征摘要】
中提供的这种特殊技术。另外，上面作为例子的实施例可以变化，用于在制造安装中实施。 在其它情况下，从IC 10除去测试位置26可能是不适当或不利的。在这种情况下，可以在IC 10上就地制备测试位置26，所得的IC包括在衬底16顶表面32中的结构12的除去的底表面34的印记30。测试位置26应该包括在这样的设计中，作为工作中不需要的IC 10的部分，但使用与其它工作的部分一样的制造技术制造。接着，可以使用其它掩膜保护测试位置26不受后段制程(BEOL)的影响。然后，在不除去测试位置26的情况下，可以使用与上述相同的受控HF酸提供用于测量的结构12的除去。按照这种方式，在测试位置26中除去结构12应该对IC 10的其它部分24的工作是无害的。以这种方式，可以在不毁坏IC 10的情况下在线测量IC10的结构12。 一旦暴露了印记30，可以通过测量印记30测量结构12的底表面34。如图2所示，在一个实施例中，可以通过使用原子力显微镜(AFM)40扫描获得印记30的三维图像，来提供测量。在一个实施例中，AFM 40是实现获得三维图像的一维AFM。AFM是包括耦合到探针42的传感器截面44和数据处理器截面46的扫描探针显微镜的公知类型。如本领域的技术人员所公知，AFM形成了高分辨率的三维图像。使用AFM 40的测量可以包括如在公知线性尺寸上测量结构的先前步骤，例如，NIST可追踪标准(例如，斜度(pitch)控制栅格)，以在使用之前校准AFM 40。另外，可以在使用之后进行公知线性尺寸的测量，以确保探针42未被破坏，或者AFM40驱动控制机械装置(未示出)在使用期间没有偏移。在一个实施例中，使用未使用的探针42进行实际测量。 图3示出了作为例子的测试位置26的三维图像50。如例中所示，通过在局部透视图上提供点光和旋转，图像50被数字化修改以更好地显示立体图。图像50示出了包括FET 14(图1)的底表面34的印记30的形貌，FET 14包括栅极导体18、隔离层20和源极-漏极区22。基于该数据，可以确定例如栅极长度和隔离层宽度的尺寸。 图4A-4C示出了由AFM 40处理软件和显示数据分析提供的图形用户界面(GUIs)58。图4A示出了在线测试(“ILT”)多晶CD切口结构；图4B示出了在相同裸芯上的栅极阵列中的多晶栅极线的印记；图4C示出了在切口性能电路上的多晶栅极线的印记。常规AFM 40处理软件允许数据分析和尺寸计算。例如，图4A-4C中的每一个包括截面分析区62，其中提供了图像的截面图像64(左下角)。每个截面图像64经过测定示出了图像50(图1)的截面，并允许测试窗口63的选择性布置。横截面图像区65(左上角)包括与测试窗口63左-右端匹配的指示箭头60(向下的箭头)。AFM 40软件能够按许多统计学方法例如平均计算出测试窗口63内例如指示箭头60之间的尺寸。因此，测得的尺寸可以在二维区域上确定，它是比仅为一维的横截面简单图像更精确的功能器件的图像。测量结果在每个GUI 58的右面示出。在图4A中，栅极18(图1)长度被报告为89.074nm+/-4nm；在图4B中，该长度被报告为93.614nm+/-4nm；而在图4C中，该长度被报告为91.421nm+/-4nm。各种其它数据报告，如图所示，和统计学计算都容易通过例如数字仪器图像处理软件V5.12R2的常规软件提供。 除实际尺寸之外，图像50(图3)也允许如不规则和/或光刻未对准的缺陷的探测。缺陷可以通过尺寸分析并直观地确定。根据后面的技术，图4A-4C中的每一个也包括经过回顾示出了图像50(图3)的一部分的截面图像区64。参考图4B，虽然图像区64中的曲线是有意提供的，但明显的是，在图像区64中可以容易地直观地探测到缺陷。此外，在某些情况下，可以在图像50(图3)中探测到缺陷。例如，在图像50中圆形的区域70表示未对准接触。 用于测量IC结构的上述方法，用于制备测试位置的方法，以及由此形成的IC，允许精确测量/探测例如多晶硅线边缘粗糙度(LER)、场效应晶...

【专利技术属性】
技术研发人员：GW小班克，A迪林，PV卡祖巴，L莫什科维奇，J罗伯特，JA斯林克曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]