半导体存储器件的熔断器及其修理工艺制造技术

本发明专利技术涉及一种半导体存储器件的熔断器及其修理工艺。该熔断器包括：形成在半导体衬底下部结构上的多层互连的下导电膜、多层互连的向上与下导电膜隔开从而在其间限定预定垂直间隔的上导电膜、以及将上和下导电膜彼此垂直连接并形成熔断器体的接触电极。下导电膜具有与上导电膜不一致的形式。利用此结构，虑及激光束照射区，本发明专利技术可以实现熔断器长度及相邻熔断器之间距离的稳定最小化，以用于半导体存储器件的高度集成。按此方式，本发明专利技术执行使用激光束切断接触电极和／或上导电膜的修理工艺。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器件，更加特别地，涉及一种半导体存储器件的修理工艺中采用的熔断器(fuse)及该修理工艺。
技术介绍
在作为最广泛使用的存储器件的动态随机存取存储器(DRAM)中，包括在所制造的DRAM芯片中的一些存储单元倾向于显示出局部故障。因此，通过修理工艺，这些有缺陷的存储单元由预先在芯片制造过程中制备的冗余单元所取代，从而不会对所得芯片的运行造成任何负面影响。总之，修理工艺的使用有利于增大芯片产量。在修理工艺中，用于选择各缺陷存储单元并以冗余单元的地址信号取代对应于缺陷存储单元的地址信号的程序在内部电路中执行。由此，若输入对应于缺陷存储单元的线路的地址信号，则缺陷存储单元的所选取的线路由冗余单元的线路所取代。为实现此程序，通常使用激光束来切断熔断器。此处，熔断器是将被激光束切断的互连线，且由熔断器占据的区域称作熔断器盒。熔断器主要由多晶硅制成，并与第一多晶硅层的字线或第二多晶硅层的位线的形成同时形成，而非通过额外的工艺形成。近来，随着半导体存储器件的集成度和处理速度的增大，目前熔断器越来越多地由金属制成，而不是多晶硅。图1为一布置图，示出根据现有技术的半导体存储器件中包括的熔断器。参照图1，根据现有技术的熔断器12中的每一个具有单层导电线的形式(由多晶硅或金属制成)，且如上所述，与字线、位线或金属互连的形成同时形成。在此情况下，若熔断器12的宽度为0.8微米，则相邻熔断器12之间的距离必须加倍至1.6微米，从而确保使用激光束的熔断器修理工艺的稳定性。然而，在根据现有技术的半导体存储器件的熔断器中，作为在半导体衬底上水平地排列多个呈单层导电线形式的熔断器的结果，随着半导体存储器件集成度增大，需要减小熔断器12之间的距离。然而，熔断器12之间距离的这种减小相应减小了激光束照射范围，导致了激光束切断不期望的熔断器的风险。
技术实现思路
因此，本专利技术鉴于上述问题提出，本专利技术的目的在于提供一种半导体存储器件的熔断器、以及用于它的修理工艺，其中在半导体存储器件的多层互连的制造中，将垂直地把上和下互连彼此连接的接触电极形成为熔断器体(fuse body)，从而对于半导体存储器件的高度集成，考虑到激光束照射区域，能够实现熔断器之间距离的稳定的最小化。根据本专利技术的一个方面，上述和其它目的可以通过提供一种半导体存储器件的熔断器来实现，该熔断器包括多层互连的形成在半导体衬底下部结构上的下导电膜；多层互连的上导电膜，其向上与下导电膜隔开从而在其间限定预定的垂直间隔；以及接触电极，其垂直地将上和下导电膜彼此连接并形成熔断器体，其中下导电膜具有与上导电膜不一致的形式。根据本专利技术的另一方面，提供一种用于半导体存储器件的熔断器的修理工艺，该熔断器包括形成在半导体衬底下部结构上的多层互连的下导电膜、向上与下导电膜隔开从而在其间限定预定的垂直间隔的多层互连的上导电膜、以及垂直地将上和下导电膜彼此连接并形成熔断器体的接触电极，该工艺包括使用激光束切断熔断器的接触电极和/或上导电膜。附图说明通过下面结合附图的详细介绍，将使本专利技术的上述和其它目的、特征及其它优点变得更加明显易懂，附图中图1为示出根据现有技术的半导体存储器件的熔断器的布置图；图2为示出根据本专利技术第一实施例的半导体存储器件的熔断器的布置图；图3a和3b为示出根据本专利技术第二实施例的半导体存储器件的熔断器的布置图；图4a和4b为示出根据本专利技术第三实施例的半导体存储器件的熔断器的布置图； 图5a和5b为示出根据本专利技术第四实施例的半导体存储器件的熔断器和接触电极的布置图；图6为说明根据本专利技术的使用激光束切断熔断器的修理工艺的视图；图7为说明根据本专利技术的使用激光束切断熔断器的另一修理工艺的视图，其中为熔断器增加了焊垫(pad)；以及图8为说明根据本专利技术的使用激光束切断熔断器的又一修理工艺的视图，其中在相邻熔断器之间插入了接触电极。具体实施例方式现在，将参照附图说明本专利技术的优选实施例。图2为一布置图，示出根据本专利技术第一实施例的半导体存储器件的熔断器。参照图2，本专利技术的熔断器为多层互连的形式，其包括形成在作为半导体衬底的下部结构100的层间绝缘膜上的下导电膜102；向上与下导电膜102隔开的上导电膜106，从而在其间限定预定的垂直间隔；以及垂直地将下和上导电膜102和106彼此连接的接触电极104。此处，下和上导电膜102和106由金属制成，连接下和上导电膜102和106的垂直接触电极104形成熔断器体。在本专利技术的第一实施例中，为了提供用于修理工艺的激光束照射空间，上导电膜106具有水平线形式，下导电膜102具有L形或90°旋转的L形形式。下导电膜102形成为具有L形或90°旋转的L形形式而非水平线形式的原因在于，为了在下导电膜102与接触电极104之间限定预定的间隔，以防止下导电膜102被激光束切断。在本实施例中，形成多个熔断器，且将其非对称地排列成两行，提供用于修理工艺的充足激光束照射空间。借助此结构，利用多个带垂直接触电极的高度集成的熔断器，本专利技术可以提供使用修理熔断器的半导体存储器件或其它半导体器件。在需要减小半导体器件的整体尺寸从而实现其高集成度时，由熔断器占据的区域，即熔断器盒，必须相应减小。在此方面，本专利技术通过使用垂直接触电极104使得能够明显减小熔断器的整体尺寸。由此，在本专利技术中，熔断器或熔断器盒可以集成，即使是在更小的狭窄区域中，同时确保充分的熔断器布图稳定性，导致半导体器件生产率的提高。图3a和3b为示出根据本专利技术第二实施例的半导体存储器件的熔断器的布置图。参照图3a，连接于垂直接触电极104的第二实施例的下导电膜102a具有顺时针或逆时针90°旋转的L形形式。参照图3b，本实施例的熔断器还可包括金属焊垫108，其借助于接触电极(未示出)连接至上金属膜106。在此情况下，金属焊垫108比作为熔断器体的接触电极104更大。在第二实施例中，多个熔断器对称排列为两行。图4a和4b为示出根据本专利技术第三实施例的半导体存储器件的熔断器的布置图。参照图4a，根据第三实施例的多个熔断器具有与第一实施例相同的布置，除了其对称排列的事实以外。参照图4b，可以在对称排列为两行的熔断器之一上增加金属焊垫108a。类似地，金属焊垫108a借助于接触电极(未示出)连接至上金属膜106。在图3b和4b所示的本专利技术的第二和第三实施例中，即使接触电极104的尺寸肉眼不可见，但是添加到熔断器上的金属焊垫108、108a使得接触电极104能够在修理工艺中用肉眼轻易确认。图5a和5b为示出根据本专利技术第四实施例的半导体存储器件的熔断器和附加接触电极的布置图。参照图5a，本专利技术的第四实施例与第三实施例相似，除在两行熔断器之间限定的间隔中增加彼此间隔开的两个或更多个接触电极110之外。在此情况下，每个接触电极110具有与用作熔断器体的接触电极104的尺寸相等或类似的尺寸。或者，参照图5b，可以在两行熔断器之间限定的间隔中形成单个接触电极110a。单个接触电极110a具有与两个或更多个熔断器的尺寸相等的尺寸。作为在两行熔断器104之间的间隔中增加彼此隔开的两个或更多个接触电极110或单个接触电极110a的结果，本实施例可以防止排列在一行中的某些熔断器的腐蚀对排列在另一行上的其它熔断器产生负本文档来自技高网...

【技术保护点】
一种半导体存储器件的熔断器，包括：形成在半导体衬底下部结构上的多层互连的下导电膜；所述多层互连的上导电膜，其向上与该下导电膜隔开，从而在其间限定预定的垂直间隔；以及接触电极，其垂直地将所述上和下导电膜彼此连接，并形成 熔断器体，其中，该下导电膜具有与该上导电膜的形式不一致的形式。

【技术特征摘要】
KR 2004-6-22 46761/041.一种半导体存储器件的熔断器，包括形成在半导体衬底下部结构上的多层互连的下导电膜；所述多层互连的上导电膜，其向上与该下导电膜隔开，从而在其间限定预定的垂直间隔；以及接触电极，其垂直地将所述上和下导电膜彼此连接，并形成熔断器体，其中，该下导电膜具有与该上导电膜的形式不一致的形式。2.根据权利要求1所述的熔断器，其中该上导电膜具有水平线形式，该下导电膜具有L形或90°旋转的L形形式。3.根据权利要求1所述的熔断器，其中该上导电膜具有水平线形式，该下导电膜具有顺时针或逆时针90°旋转的L形形式。4.根据权利要求1所述的熔断器，还包括金属焊垫，其借助于第二接触电极垂直地连接至该上导电膜。5.根据权利要求4所述的熔断器，其中该金属焊垫比该第二接触电极或作为熔断器体的该接触电极...

【专利技术属性】
技术研发人员：安俊权，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]