半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件，包括：具有隔离区域的半导体衬底；ｐ型ＭＩＳ晶体管，包括形成于所述半导体衬底中的一对源极／漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极／栅极绝缘膜的界面上具有第一金属层；以及ｎ型ＭＩＳ晶体管，包括形成于所述半导体衬底中的一对源极／漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极／栅极绝缘膜的界面上具有所述第一金属的硼化物层。

【技术实现步骤摘要】

本专利技术涉及半导体器件，尤其涉及MIS器件，所述MIS器件构成了可以实现先进信息处理的硅大规模集成电路。
技术介绍
硅超级集成电路是用于支持发展的先进信息社会的一种基础技术。为了增强集成电路的功能，需要增强MIS器件的性能，MIS器件构成集成电路的一个组成元件。根据按比例缩小法则，已经从基础上改进了半导体元器件的性能。然而，近年来，由于各种物理限制因素，现在通过对半导体元件的超微制造来进一步改进半导体元器件的性能、并使半导体元器件更好地运行，变得越来越困难。在该情况中的一个问题是，为了使电绝缘膜更薄而损耗多晶Si栅电极所带来的故障。虽然根据按比例缩小法则通过使栅极绝缘膜变薄已经实现了MIS器件的性能改进，但是，由于多晶Si栅极损耗的影响，现在变得越来越难于进一步改进MIS器件的性能。在新一代技术中，其中将栅极氧化膜的厚度减少到小于1nm，多晶Si栅电极的损耗层电容量将被增加到栅极氧化膜的电容量的约30％。通过采用金属栅电极代替多晶Si栅电极，可以消除损耗层电容量。而且，为了降低栅电极的电阻值，也希望采用金属栅电极。然而，在MIS器件的情况中，需要采用功函数彼此不同的栅电极，以根本文档来自技高网...

【技术保护点】
一种半导体器件，包括：具有隔离区域的半导体衬底；ｐ型ＭＩＳ晶体管，包括形成于所述半导体衬底中或上的一对源极／漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极／栅极绝缘膜的界面 上具有第一金属层；以及ｎ型ＭＩＳ晶体管，包括形成于所述半导体衬底中或上的一对源极／漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极／栅极绝缘膜的界面上具有所述第一金属的硼化物层。

【技术特征摘要】
JP 2004-8-20 240847/20041.一种半导体器件，包括具有隔离区域的半导体衬底；p型MIS晶体管，包括形成于所述半导体衬底中或上的一对源极/漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极/栅极绝缘膜的界面上具有第一金属层；以及n型MIS晶体管，包括形成于所述半导体衬底中或上的一对源极/漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极/栅极绝缘膜的界面上具有所述第一金属的硼化物层。2.如权利要求1所述的半导体器件，其中在所述n型MIS晶体管中的所述栅电极具有在所述第一金属的硼化物层上形成的所述第一金属层。3.如权利要求1所述的半导体器件，其中所述第一金属是钼。4.如权利要求1所述的半导体器件，其中在所述半导体衬底中形成的所述源极/漏极区域由重掺杂区域构成。5.如权利要求4所述的半导体器件，其中在所述p型MIS晶体管中的所述栅电极和在所述n型MIS晶体管中的所述栅电极的顶部表面上提供有硼化铬层。6.如权利要求5所述的半导体器件，其中在所述p型MIS晶体管中的所述栅电极在所述第一金属层和所述硼化铬层之间还包括由选自如下的材料形成的阻挡层TaSiN、TaN、TiN以及TiSiN。7.一种半导体器件，包括具有隔离区域的半导体衬底；p型MIS晶体管，包括形成于所述半导体衬底中或上的一对源极/漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极/栅极绝缘膜的界面上具有第一金属的碳化物层；以及n型MIS晶体管，包括形成于所述半导体衬底中或上的一对源极/漏极区域，形成于所述半导体衬底上的栅极绝缘膜，和形成于所述栅极绝缘膜上的栅电极，并至少在所述栅电极/栅极绝缘膜的界面上具有所述第一金属的硼化物层。8.如权利要求7所述的半导体器件，其中在所述n型MIS晶体管中的所述栅电极具有在所述第一金属的硼化物层上形成的所述第一金属层。9.如权利要求7所述的半导体器件，其中所述第一金属是钼。10.如权利要求7所述的半导体器件，其中在所述半导体衬底中形成的所述源极/漏极区域由重掺杂区域构成。11.如权利要求10所述的半导体器件，其中在所述p型MIS晶体管中的所述栅电极和在所述n型MIS晶体管中的所述栅电极的顶部表面上提供有硼化铬层。12.如权利要求11所述的半导体器件，其中在所述p型MIS晶体管中的所述栅电极在所述第一金属层和所述硼化铬层之间还包括由选自如下的材料形成的阻挡层TaSiN、TaN、TiN以及TiSiN。13.一种制造半导体器件的方法，包括在半导体衬底上形成绝缘膜，所述半导体衬底具有彼此隔离的p型杂质区域和n型杂质区域；在所述绝缘膜上形成金属层；在位于所述p型杂质区域中的所述金属膜上选择性地形成硼源膜；热处理具有所述硼源膜的所述半导体衬底，以将全部所述金属膜转变成其金属硼化物膜，从而在所述p型杂质区...

【专利技术属性】
技术研发人员：土屋义规，西山彰，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]