利用钨作为牺牲硬掩膜制造半导体器件的方法技术

本发明专利技术涉及一种使用钨作为牺牲硬掩膜材料来制造半导体器件的方法。该方法包括以下步骤：在蚀刻目标层上形成一个层；在该层上形成光刻胶图案；通过使用该光刻胶图案为蚀刻掩膜连同使用含有ＣＨＦ↓［３］气体的等离子体来蚀刻该层以形成牺牲硬掩膜；以及通过使用至少该牺牲硬掩膜作为蚀刻掩膜来蚀刻该蚀刻目标层，由此获得预定图案。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体器件的方法；更具体地，本专利技术涉及一种通过使用类似于F2及ArF的先进光源在半导体器件中形成图案的方法。
技术介绍
光刻法是一种先进的精细制造工艺，其对当前半导体器件的令人惊异的进步作出了贡献。尤其是对光刻法的分辨率的提高是推进半导体器件的集成规模的关键因素。众所周知，光刻法包括形成光刻胶图案的工艺和通过利用该光刻胶图案为蚀刻掩膜来蚀刻蚀刻目标从而形成如线图案的所需图案(例如，接触孔与栅极结构)的工艺。在此，通过连续工艺形成光刻胶图案，所述工艺包括用来在蚀刻目标上形成光刻胶层的工艺、利用曝光掩膜来选择性曝光光刻胶层的曝光工艺，以及利用预定化学溶液去除光刻胶层的已曝光部分或未曝光部分的显影工艺。同时，因为实际图案的临界尺寸取决于通过曝光工艺所形成的光刻胶图案的宽度，所以由光刻法实现的图案的临界尺寸取决于应用在光刻法中的具有特定波长的光源类型。用于光刻法的曝光设备已从最初所使用的适合具有636nm波长(即，g线)和365nm(即，i线)的光源的步进机发展到使用作为KrF准分子激光束的具有248nm波长的深紫外线(DUV)的步进机，和扫描仪类型的曝光设备。尤其是使用248nmDUV的光刻法被应用于开发具有0.18μm尺寸的半导体器件。然而，这种光刻法的缺点在于在光刻过程的初始阶段发生时间延迟和对所使用材料性能的依赖性。为了开发0.15μm尺寸的半导体器件，重要的是开发使用具有193nm波长，即ArF准分子激光束，或具有157nm波长，即F2激光束的DUV的新型光刻方法。即使组合各种光刻技术以提高上述DUV光刻法的分辨率，亦很难获得低于0.1μm尺寸的图案。因此，已积极尝试发展用于光刻法工艺的新型光源。使用ArF光源和使用F2光源的光刻法需要使用可实施ArF及F2的特定类型的光刻胶。虽然ArF及F2光刻胶为类似于KrF光刻胶的化学放大型光刻胶，但是有必要对用于形成ArF或F2光刻胶的材料从根本上进行改性。尤其是由于不允许使用用于KrF及i线光刻胶的苯环结构以确保干蚀刻工艺的容限，所以难以开发用于ArF光刻胶的材料。然而，当将苯环用于ArF光刻胶时，苯环的吸收在ArF激光的193nm波长处较大，导致透明度降低，这进一步引起光刻胶的底部不能被曝光的问题。因此，当前研究已集中于开发一种光刻胶材料，其能够确保干蚀刻工艺的容限而不具有苯环并具有良好粘附力，以及能够通过使用2.38％的氢氧化四甲基铵(TMAH)而得以显影。最通常使用的光刻胶材料是基于环烯-顺丁烯二酸酐(COMA)或丙烯酸酯聚合物或这两种聚合物的组合。然而，所述的这些基于聚合物的光刻胶材料具有苯环结构。结果，在应用KrF光刻法的情况下，不太可能存在图案变形。然而，当应用ArF光刻法时，存在诸如出现条纹及图案变形的问题。即，不同于KrF光刻法，当使用ArF光刻法时，ArF光刻胶变得簇集且ArF光刻胶的形状变形。同样，因为ArF光刻胶对显影工艺及蚀刻工艺具有弱容限，所以ArF光刻胶在一区域处变得簇集，由此导致严重的图案变形。在线型图案的情况下，图案变形表现为线边缘粗糙(LER)。在80nm以下的设计规则中，用来使栅极结构图案化的光刻胶图案的厚度小于1,500，且随着半导体器件尺寸减小，该光刻胶图案的厚度减少。因此，限制了在蚀刻工艺期间获得光刻胶图案的所需等级的蚀刻选择性。例如，在应用80nm设计规则的半导体技术的情况下，形成约2,000的光刻胶层。然而，实际所获得的光刻胶图案的厚度为约1,600。类似地，在应用70nm设计规则的半导体技术的情况下，尽管形成约1,700的光刻胶层，但是实际所获得的光刻胶图案的厚度为约1,200。此时，即使该光刻胶图案的厚度减少，目标蚀刻结构的厚度亦不会改变。为了克服在用于ArF光刻法中的光刻胶图案的蚀刻选择性中的限制并使图案变形最小化，提出了使用钨基牺牲硬掩膜的方法。在这种情况下，仅需确保用于蚀刻钨基牺牲硬掩膜的光刻胶图案的厚度。当蚀刻钨基牺牲硬掩膜时，将诸如SF6、CF4或NF3的氟基气体在化学反应基础上用于蚀刻蚀刻目标，接着将氮(N2)添加至氟基气体中来物理蚀刻该钨基牺牲硬掩膜。为了蚀刻蚀刻目标层，有必要确保钨基牺牲硬掩膜具有一定厚度，因此可减少该钨基牺牲硬掩膜的厚度直至一定点。因为光刻胶图案的厚度随图案尺寸递减而逐渐减小，所以即使在蚀刻钨基牺牲硬掩膜期间应用常用的蚀刻配方，在光刻胶图案的蚀刻选择性中仍存在限制。举例而言，在应用ArF光刻法及钨基牺牲硬掩膜的80nm设计规则的半导体技术的情况下，在掩膜工艺及蚀刻工艺之后，当确定单元区域中的临界尺寸(CD)偏差为0时，周边区域中被称为孤立/密集(ID)偏差的CD偏差增加40nm。形成在周边区域中用来驱动单元的图案的最终CD为130nm，且当在蚀刻工艺之后，图案的最终CD为150nm时，难以操作器件。在掩膜工艺期间亦难以同时控制单元区域及周边区域，因此，如果根据目标CD来设定单元区域，则通过使用标度线来限定周边区域。图1A为展示在传统蚀刻工艺期间施加15W偏压功率时蚀刻目标量变化的图。图1B为展示在传统蚀刻工艺期间施加30W偏压功率时蚀刻目标量变化的图。图1A及1B的(A)、(B)及(C)部分分别表示50％以下的蚀刻目标量、100％蚀刻目标量及150％过蚀刻目标量的情况。此处，附图标记10、12及14指用于ArF光刻法的光刻胶图案、钨基牺牲硬掩膜以及由SINx制成的硬掩膜。当在蚀刻工艺期间通过改变偏压功率来改变蚀刻目标的蚀刻量，尤其是为了形成钨基牺牲硬掩膜12时，CD及ArF光刻胶图案的尺寸减小。不同于单元区域中的CD，周边区域中的CD并不密集，而是孤立的。因此，存在的问题是蚀刻目标的最终CD变得大于所需的CD。同样，在减小周边区域中所应用的标度尺的CD方面存在限制。若周边区域的CD太小，则掩膜图案化工艺不可实现，另一方面，若减小ID偏差，则难以实现所需等级的器件。
技术实现思路
因此，本专利技术的一个目的在于提供一种使用钨基牺牲硬掩膜来制造半导体器件的方法，该钨基牺牲硬掩膜能够通过增加钨基牺牲硬掩膜与光刻胶图案之间的蚀刻选择性来最小化图案变形，并防止周边区域中的孤立/密集(ID)偏差增加。根据本专利技术的一个方面，提供了一种制造半导体器件的方法，其包括以下步骤在蚀刻目标层上形成一个层；在该层上形成光刻胶图案；通过将该光刻胶图案用作蚀刻掩膜连同使用含有CHF3气体的等离子体来蚀刻该层以形成牺牲硬掩膜；和通过将至少该牺牲硬掩膜用作蚀刻掩膜来蚀刻该蚀刻目标层，由此获得预定图案。根据本专利技术的另一方面，提供了一种制造半导体器件的方法，其包括以下步骤在蚀刻目标层上形成钨基层；在该钨基层上形成抗反射涂层；在该抗反射涂层上形成光刻胶图案；通过将该光刻胶图案用作蚀刻掩膜来蚀刻该抗反射涂层；通过将该光刻胶图案用作蚀刻掩膜连同使用含有CHF3气体的等离子体来蚀刻该钨基层以形成牺牲硬掩膜；以及通过将至少该牺牲硬掩膜用作蚀刻掩膜来蚀刻该蚀刻目标层，由此获得预定图案。根据本专利技术的又一方面，提供了一种制造半导体器件的方法，其包括以下步骤在衬底上形成导电层；在该导电层上形成绝缘层；在该绝缘层上形成钨基层；在该钨基层上形成光刻胶图案；通过将该光刻胶图案用作蚀刻掩膜来蚀刻该钨本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，其包含以下步骤：在蚀刻目标层上形成层；在所述层上形成光刻胶图案；通过使用该光刻胶图案作为蚀刻掩膜连同使用含有ＣＨＦ↓［３］气体的等离子体来蚀刻所述层以形成牺牲硬掩膜；以及通过使用至少 所述牺牲硬掩膜作为蚀刻掩膜来蚀刻所述蚀刻目标层，由此获得预定图案。

【技术特征摘要】
KR 2004-10-12 10-2004-0081383;KR 2004-12-28 10-2001.一种制造半导体器件的方法，其包含以下步骤在蚀刻目标层上形成层；在所述层上形成光刻胶图案；通过使用该光刻胶图案作为蚀刻掩膜连同使用含有CHF3气体的等离子体来蚀刻所述层以形成牺牲硬掩膜；以及通过使用至少所述牺牲硬掩膜作为蚀刻掩膜来蚀刻所述蚀刻目标层，由此获得预定图案。2.如权利要求1的方法，其中通过使用选自钨(W)、硅化钨(WSix)和氮化钨的材料来形成所述层。3.如权利要求2的方法，其中在形成所述牺牲硬掩膜的步骤时，除了CHF3气体外，使用选自NF3、SF6及CF4的一种气体。4.如权利要求1的方法，其中所述预定图案为正片图案和负片图案之一。5.如权利要求1的方法，其中所述蚀刻目标层为绝缘层且所述预定图案包括用于形成接触孔的图案。6.一种制造半导体器件的方法，其包含以下步骤在蚀刻目标层上形成钨基层；在所述钨基层上形成抗反射涂层；在所述抗反射涂层上形成光刻胶图案；通过将所述光刻胶图案用作蚀刻掩膜来蚀刻所述抗反射涂层；通过将所述光刻胶图案用作蚀刻掩膜连同使用含有CHF3气体的等离子体来蚀刻所述钨基层，以形成牺牲硬掩膜；以及通过使用至少所述牺牲硬掩膜作为蚀刻掩膜来蚀刻所述蚀刻目标层，由此获得预定图案。7.如权利要求6的方法，其中通过使用选自W、WSix和WN的材料来形成所述钨基层。8.如权利要求7的方法，其中在形成所述牺牲硬掩膜的步骤时，除了CHF3气体外，使用选自NF3、SF6及CF4的一种气体。9.一种制造半导体器件的方法，其包含以下步骤在衬底上形成导电层；在所述导电层上形成绝缘层；在所述绝缘层上形成钨基层；在所述钨基层上形成光刻胶图案；通过将所述光刻胶图案用作蚀刻掩膜来蚀刻所述钨基层以形成牺牲硬掩膜；通过使用至少所述牺牲硬掩膜作为蚀刻掩膜连同含有氧气的等离子体来蚀刻所述绝缘层，以形成硬掩膜；以及通过使用至少所述牺牲硬掩膜作为蚀刻掩膜来蚀刻所述导电层以形成导电图案，其中所述导电图案包括所述硬掩膜和所述导电层的堆叠结构。10.如权利...

【专利技术属性】
技术研发人员：金光玉，曹允硕，文承灿，郑镇基，李圣权，宣俊劦，李东德，金镇雄，尹奎汉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]