一种在一绝缘硅基板上制造一单片集成铅直装置的方法包含了下列步骤：提供一绝缘硅基板，其从底部到顶部依序包含一硅块材（１１）、一绝缘层（１２）与一单晶硅层（１３）；在所述绝缘硅基板中形成一开口（３１），所述开口延伸到所述硅块材（１１）中；在所述开口中暴露的硅表面上形成二氧化硅，并接着移除所形成的二氧化硅（５１），从而在所述开口中的所述绝缘硅基板中形成步阶（６１）；在所述开口中形成一外延硅区域（６２）；以及在所述开口周围的一区域中形成一深沟渠（１６１），从而移除所述开口中的所述步阶（６１）。
【技术实现步骤摘要】
本专利技术一般是关于集成电路
，特别是关于一种在绝缘硅(silicon-on-insulator，SOI)基板上制造单片集成铅直装置的方法。
技术介绍
CMOS SOI技术，特别是利用薄硅顶层使其在一非常低的偏压下即部分消耗(PD)或完全耗尽(FD)的技术已被认为是一项持续提升电路性能的关键贡献；所述薄硅顶层的厚度低于约200纳米。今日所有的主要IC制造业者都评估出CMOS SOI制程能够产生低于100纳米的特征尺寸；部分制造业者将其制程着重在利用市售SOI晶片的PD SOI制程，且这些制造业者都认为FD SOI具有低功率数字、混波与射频(RF)应用的潜力。今日的SOI技术主要是应用在高速处理器技术的领域中，目前基于90纳米CMOS PD SOI所制造的处理器速度可达2.5GHz，其相当于约20至25％的速度增益。如何去修饰改良PD或FD SOI的CMOS装置是一项公知的技术，然而，要采用PD或FD SOI的RF BiCMOS制程则是一项更为复杂的任务，这是因为目前仍未开发出一种简单方式以在薄SOI硅顶层中形成与块材(bulk material)中所形成的铅直NPN晶体管具有的性能相似的双极装置。已有两种习知的主要方式可以将双极装置集成在一CMOS SOI制程中。根据第一种主要方式，所述SOI起始材料并未做任何改良修饰，而是将所述装置形成在现存材料上，请见Eklund的美国专利第5,087,580号；然而此构想无法延伸到薄硅顶层，例如目前高性能SOI制程中所需者。Tsaur等人揭示了一种使用非常厚的起始顶部硅层的方式(见IDEM Tech.Dig.，p.812，1984)，而其比MOS装置欲形成者薄。J.Cai等人在研讨会“Proceedings of the 2003 Bipolar/BiCMOSCircuits and Technology Meeting”中发表文献“VerticalSiGe-Base Bipolar Transistors on CMOS-Compatible SOISubstrate，p.215”，其揭示了一种外延基础的晶体管结构以获得在厚度需求上的部分余裕，且起始材料的薄硅顶层整个皆作为双极晶体管的集极之用。根据第二种主要方式，则是局部移除埋藏式SOI基板的氧化物，而在此区域中形成局部块状区域(bulk region)；Tsaur等人在上述文献中同样说明了此一方式，其利用选择性外延成长(SEG)来产生双极装置所需的岛状物(island)。在美国专利第4,575,925号中，Kanbara等人揭示了一种产生隔离的、相当深的硅“岛状物(island)”，以形成传统的扩散双极晶体管。在美国专利第5,904,535号与第6,232649号中，Lee说明了与Tsaur等人所揭示者相似的结构与方法，然其经修饰改良以适用于目前的基板与制程技术，且其延伸至包含了在块状岛状物的边缘具有氧化物间隙物以提升装置绝缘性。在文献“IEEETransactions on Electronic Devices，p.2052，Sep.1990”与文献“IEEE Transactions on Electronic Devices，p.1379，Aug.1994”中，Terada等人与Burghartz等人分别利用选择性外延成长(SEG)的方式来形成相当复杂的隔离结构，而其它的侧向延伸物则由严密的SEG过度成长与额外的多晶硅沉积而产生，且利用研磨方式而加以平面化。装置结构必须能够尺寸化为非常薄的硅层厚度，因此在实行上仅考虑第二种主要方式。关于Tsaur等人所揭示的利用非常厚的起始顶部硅层来形成比MOS装置欲形成者更薄的方式需要高品质的硅蚀刻，以使在MOS装置所使用的区域中的硅层更薄；由于硅蚀刻速率在晶片上的精确性与变化性之故，因而此方式并不适于制作非常薄的膜层厚度。由Tsaur等人所揭示的第二种方式缺乏埋藏集极“岛状物”绝缘性；同样的，在CMOS区域与双极区域间的高度差在光刻步骤中会产生对焦之类的问题，且在金属化前需经大幅地平面化。Kanbara所揭示的方法则是相当复杂，且其尺度并不适于硅“岛状物”与薄硅SOI的集成。美国专利第5,904,535号与第6,232649号揭示了结构与方法皆与最佳化制程相去甚远，其装置绝缘所使用的间隙物形成方式相当复杂；此外，所述间隙物会在硅岛状物周围表面产生大量的壁(wall)或步阶(step)，因而需要良好的平面化制程以将双极晶体管与电路剩余部分间的互连平面化。
技术实现思路
因此，本专利技术的一项目的在于提供一种在一绝缘硅基板上制造一单片集成铅直装置(特别是双极晶体管)的方法，其可克服习知技术中所存在的上述问题。本专利技术的另一目的在于提供一种简单、连续且制程步骤最少的铅直装置制造方法。本专利技术的再一目的在于提供一种可得良好装置绝缘性的方法。本专利技术的又一目的在于提供一种可以在CMOS SOI装置水平面中制造所述铅直装置的方法。上述目的可通过本专利技术权利要求1所述的方法而达成。根据本专利技术的第一构想，提供了一种在一绝缘硅基板上制造一单片集成铅直装置的方法，所述方法包含了下列步骤提供一绝缘硅基板，其从底部到顶部依序包含一硅块材、一绝缘层与一单晶硅层；在所述绝缘硅基板中形成所述铅直装置的一开口，所述开口延伸到所述硅块材中；在所述开口中暴露的硅表面上形成二氧化硅，并接着移除所形成的二氧化硅，从而在所述开口中的所述绝缘硅基板中形成步阶；在所述开口中形成一外延硅区域；在所述开口周围的一区域中形成一深沟渠，从而移除所述开口中的所述绝缘硅基板中的所述步阶。所述铅直装置则为例如一铅直双极晶体管或一铅直电容器。较佳为，在所述开口中形成一外延硅区域前，先在所述开口底部的所述硅块材中形成一埋藏掺杂区域。所述埋藏掺杂区域是通过离子注入的方式以及后续当所形成的二氧化硅覆盖所述暴露的硅表面时，至少执行一次热处理的驱入阶段而形成。若所述铅直装置是一铅直双极晶体管，则所述埋藏掺杂区域即为所述铅直双极晶体管的一埋藏子集极；而若所述铅直装置是一铅直电容器，则所述埋藏掺杂区域构成所述电容器的低电极的至少一部份。本专利技术的其它特征与优势阶可见于本专利技术的较佳实施方式以及伴随的图1至图20，其中所述图是仅为说明而绘制，其并不限制本专利技术的范畴。附图说明图1至图20是根据本专利技术的一较佳实施例的制程期间所得的半导体结构的部分放大图。具体实施例方式以下通过图1至图20的辅助，说明根据本专利技术之在一绝缘硅基板上制造一单片集成铅直装置的方法的一个较佳实施方式；所述方法最好是在BiCMOS制程中执行，但亦可执行于纯粹的一CMOS制程中。图1显示了一种含有一SOI基板的半导体结构截面图；所述SOI基板从底部到顶部依序包含一硅晶片11、含有氧化硅的一绝缘层12与一掺杂单晶硅层13；另一氧化硅层14与一氮化硅层15则形成在所述SOI基板的顶部。在一实例中，所述晶片11的SOI硅块材的电阻率约为1000cm以上；所述SOI氧化硅层12厚度为400纳米；所述SOI单晶层13含有厚度为200纳米的<100>硅，其电阻率约为10cm；上层的氧化硅层14是厚约10纳米的一热氧化物，而所述氮化硅层的沉积厚度约为50纳米。较本文档来自技高网...
【技术保护点】
一种在一绝缘硅基板上制造一单片集成铅直装置的方法，其特征在于下列步骤：提供一绝缘硅基板，其从底部到顶部依序包含：一硅块材（１１）、一绝缘层（１２）与一单晶硅层（１３），－在所述绝缘硅基板中形成所述铅直装置的一开口（３１），所 述开口延伸到所述硅块材（１１）中，－在所述开口中暴露的硅表面上形成二氧化硅，并接着移除所形成的二氧化硅（５１），从而在所述开口中的所述绝缘硅基板中形成步阶（６１），－在所述开口中形成一外延硅区域（６２），－在所述开口 周围的一区域中形成一深沟渠（１６１），从而移除所述开口中的所述绝缘硅基板中的所述步阶（６１）。
【技术特征摘要】
EP 2004-8-31 04020674.01.一种在一绝缘硅基板上制造一单片集成铅直装置的方法，其特征在于下列步骤提供一绝缘硅基板，其从底部到顶部依序包含一硅块材(11)、一绝缘层(12)与一单晶硅层(13)，—在所述绝缘硅基板中形成所述铅直装置的一开口(31)，所述开口延伸到所述硅块材(11)中，—在所述开口中暴露的硅表面上形成二氧化硅，并接着移除所形成的二氧化硅(51)，从而在所述开口中的所述绝缘硅基板中形成步阶(61)，—在所述开口中形成一外延硅区域(62)，—在所述开口周围的一区域中形成一深沟渠(161)，从而移除所述开口中的所述绝缘硅基板中的所述步阶(61)。2.如权利要求1所述的方法，其中在所述开口中形成一外延硅区域(62)前，在所述开口底部的所述硅块材(11)中形成一埋藏掺杂区域(52)。3.如权利要求1所述的方法，其中所述埋藏掺杂区域(52)是通过离子注入的方式以及后续包含至少一次热处理的驱入阶段而形成。4.如权利要求2所述的方法，其中，当所形成的二氧化硅(51)覆盖所述暴露的硅表面时，便至少部分执行所述驱入阶段。5.如权利要求2所述的方法，其中所述铅直装置是一铅直双极晶体管，而所述埋藏掺杂区域(52)是所述铅直双极晶体管的一埋藏子集极。6.如权利要求2所述的方法，其中所述铅直装置是一铅直电容器，而所述埋藏掺杂区域(52)构成所述铅直双极晶体管的低电极的至少一部份。7.如权利要求1所述的方法，其中特别是利用化学-机械研磨方式将于所述开口中形成的所述外延硅区域(62)的上表面平面化。8.如权利要求1所述的方法，其中一浅沟渠绝缘区域(112)环绕所述外延硅区域(62)而形成。9.如...
【专利技术属性】
技术研发人员：T约翰斯森，H诺斯特罗伊姆，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。