具有改善构形的铜内连线结构以及制造内连线结构的方法技术

本发明专利技术是关于一种半导体装置的铜内连线结构，该结构的表面区域的粗糙度大于２０埃，且以大于１００埃为较佳。铜内连线结构的表面区域与另一以离子轰击形成的粗糙表面互相接触，以解决铜内连线结构中电子漂移以及应力漂移的问题。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件及其制造方法，且特别是有关于一种铜内连线结构及制造该内连线结构方法。
技术介绍
由于铜金属具有高速的讯号传递特性，所以常用来作为半导体装置的导电内连线的材质。当以镶嵌制程来形成铜内连线接合垫时，在一介电层中形成开口，并且在开口内沉积形成铜金属，然后进行研磨/平坦化的制程步骤，以移除介电层上多余的铜金属材料，而使铜金属镶嵌在开口中。因此，铜内连线接合垫可与开口的侧壁以及底面接触在一起。传统上，是以电浆蚀刻法形成开口，开口的侧壁以及底部表面非常光滑，通常这些结构的表面粗糙度小于20埃。虽然铜金属适于作为导电内连线材质，但是必须避免一些不良的效应产生，例如电子漂移以及应力漂移等现象，但是铜金属内连线容易发生上述的现象。换言之，铜内连线与设置该内连线接合垫的开口的侧壁及底面之间所形成的边界将很容易造成电子漂移以及应力漂移问题的扩散路径，而使得铜内连线的可靠度变差。其中电子漂移以及应力漂移是两种经常发生的扩散效应。由此可见，上述现有的铜内连线结构以及制造铜内连线结构的方法在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决铜内连线结构以及制造铜内连线结构的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的具有改善构形的铜内连线结构以及制造该内连线结构的方法，便成了当前业界极需改进的目标。有鉴于上述现有的铜内连线结构以及制造铜内连线结构的方法存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的具有改善构形的铜内连线结构以及制造该内连线结构的方法，能够改进一般现有的铜内连线结构以及制造铜内连线结构的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的铜内连线结构以及制造该内连线结构的方法存在的缺陷，而提供一种新的具有改善构形的铜内连线结构以及制造该内连线结构的方法，所要解决的技术问题是使其在半导体的制程中需要提供一种可以减少或是消除电子漂移以及应力漂移的铜内连线的制程技术，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种制造铜内连线结构的方法，其至少包括下列步骤提供一表面区域；使用能量化离子对该表面区域进行轰击制程，藉以形成粗糙的表面结构；以及沉积一铜金属共形于该表面区域上。本专利技术的目的及解决其技术问题还采用以下技术措施来进一步实现。前述的制造铜内连线结构的方法，其中沉积该铜金属共形于该表面区域上的步骤中，该铜金属的表面粗糙度大于20埃。前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含使用离子研磨法，以使该表面区域的粗糙度大于20埃。前述的制造铜内连线结构的方法，其更包括在该表面区域与该铜金属之间形成一阻障层，其中该表面区域与该铜金属的表面的粗糙度大于20埃。前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含同时形成该阻障层。前述的制造铜内连线结构的方法，其中所述的表面区域至少包括一介电材质的表面。前述的制造铜内连线结构的方法，其中所述的介电材质的表面包含至少一低介电常数以及多孔性的介电材料。前述的制造铜内连线结构的方法，其中所述的铜金属与该表面区域互相邻接。前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，使该表面区域的粗糙度大于20埃。前述的制造铜内连线结构的方法，其中所述的表面区域至少包含位于介电材质中具有侧壁以及底面的开口结构。前述的制造铜内连线结构的方法，其中提供该该表面区域的步骤中，至少包括下列步骤形成一介电层；以及形成一镶嵌开口结构，其中该表面区域设有该镶嵌开口结构的底面及侧壁。前述的制造铜内连线结构的方法，其中所述的镶嵌开口结构的底面至少包含一导电区域。前述的制造铜内连线结构的方法，其中所述的能量化离子是选自Ar+、Xe+、Cu+以及Ta+所组成的族群。前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含同时沉积形成该铜金属。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种具有铜内连线结构的半导体装置，其中该铜内连线结构的表面区域的粗糙度大于20埃。本专利技术的目的及解决其技术问题还采用以下技术措施来进一步实现。前述的具有铜内连线结构的半导体装置，其中所述的表面区域邻接于一介电材质，且该表面区域与该介电材质具有相同的粗糙度。前述的具有铜内连线结构的半导体装置，其中所述的铜内连线结构的该表面区域邻接于另一表面区域，且两者具有相同的粗糙度。前述的具有铜内连线结构的半导体装置，其中所述的铜内连线结构的该表面区域与该另一表面区域之间设有一阻障层。前述的具有铜内连线结构的半导体装置，其中所述的另一表面区域至少包含一低介电常数材质的表面。前述的具有铜内连线结构的半导体装置，其中所述的另一表面区域至少包含一多孔性材质的表面。前述的具有铜内连线结构的半导体装置，其中所述的另一表面区域至少包含一具有侧壁以及底面的开口结构位于介电材质中。前述的具有铜内连线结构的半导体装置，其中所述的开口结构至少包括一双镶嵌开口且该底面是为导电材质。前述的具有铜内连线结构的半导体装置，其中所述的铜内连线结构的该表面区域以及该另一表面区域的粗糙度大于100埃。本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本专利技术的主要
技术实现思路
如下本专利技术提供一种制造铜内连线结构的方法。首先提供一表面区域，并且使用离子研磨法或是离子轰击步骤，藉由能量化离子对该表面区域进行轰击，以形粗糙的表面结构。接着于表面区域上沉积形成铜金属，使铜金属邻接于该表面区域，或是在表面区域与铜金属之间形成阻障层。在另一实施例中，揭露一种制造铜内连线结构的方法，先提供多孔材质的表面区域，其中表面区域的粗糙度介于20至100埃之间，并且于表面区域上沉积形成铜金属。在一实施例中，提出一种设有铜内连线结构的半导体装置，其中铜内连线结构的表面区域的粗糙度大于20埃。而且铜内连线结构的表面区域邻接于一介电材质，且该表面区域与该介电材质具有相同的粗糙度。或者是，使铜内连线结构的表面区域邻接于另一表面区域，且两者具有相同的粗糙度。另一实施例提出一种设有铜内连线结构的半导体装置，其中铜内连线结构的表面区域邻接于另一表面区域，且该另一表面区域的粗糙度大于20埃。借由上述技术方案，本专利技术具有改善构形的铜内连线结构以及制造该内连线结构的方法至少具有下列优点本专利技术半导体装置的铜内连线结构的表面区域与另一以离子轰击形成的粗糙表面互相接触，可以解决铜内连线结构中电子漂移以及应力漂移的问题。综上所述，本专利技术特殊的具有改善构形的铜内连线结构以及制造该内连线结构的方法，可以解决铜内连线结构中电子漂移以及应力漂移的问题。其具有上述诸多的优点及实用价值，并在同类产品及制造方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不本文档来自技高网...

【技术保护点】
一种制造铜内连线结构的方法，其特征在于其至少包括下列步骤：提供一表面区域；使用能量化离子对该表面区域进行轰击制程，藉以形成粗糙的表面结构；以及沉积一铜金属共形于该表面区域上。

【技术特征摘要】
US 2004-10-22 10/971,4601.一种制造铜内连线结构的方法，其特征在于其至少包括下列步骤提供一表面区域；使用能量化离子对该表面区域进行轰击制程，藉以形成粗糙的表面结构；以及沉积一铜金属共形于该表面区域上。2.根据权利要求1所述的方法，其特征在于其中沉积该铜金属共形于该表面区域上的步骤中，该铜金属的表面粗糙度大于20埃。3.根据权利要求1所述的方法，其特征在于其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含使用离子研磨法，以使该表面区域的粗糙度大于20埃。4.根据权利要求1所述的方法，其特征在于更包括在该表面区域与该铜金属之间形成一阻障层，其中该表面区域与该铜金属的表面的粗糙度大于20埃。5.根据权利要求4所述的方法，其特征在于其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含同时形成该阻障层。6.根据权利要求1所述的方法，其特征在于其中所述的表面区域至少包括一介电材质的表面。7.根据权利要求6所述的方法，其特征在于其中所述的介电材质的表面包含至少一低介电常数以及多孔性的介电材料。8.根据权利要求1所述的方法，其特征在于其中所述的铜金属与该表面区域互相邻接。9.根据权利要求1所述的方法，其特征在于其中使用能量化离子对该表面区域进行轰击的步骤中，使该表面区域的粗糙度大于20埃。10.根据权利要求1所述的方法，其特征在于其中所述的表面区域至少包含位于介电材质中具有侧壁以及底面的开口结构。11.根据权利要求1所述的方法，其特征在于其中提供该该表面区域的步骤中，至少包括下列步骤形成一介电层；以及形成一镶嵌开口结构...

【专利技术属性】
技术研发人员：范淑贞，陈学忠，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]