用于制造电子薄膜元件的方法和设备以及电子薄膜元件技术

本发明专利技术涉及一种用于制造电子薄膜元件的方法和实现该方法的设备。本发明专利技术还涉及一种根据本方法制造的电子薄膜元件。在基本为电介质的基底上首先形成了最低的、电均匀的导电材料的导电层，将该基底的最低导电层的导电区域彼此进行电分离，以形成电极图案。之后，在所述电极图案上可形成一个或若干个薄膜元件中需要的上部无源层或有源层。根据本发明专利技术，将所述最低导电层分离成电极图案是通过在最低导电层上施加基于模切压凸也就是压凸的加工操作来进行的，其中在加工操作中使用的加工件的凸版让基底发生永久变形，同时，将导电层的区域压凸成彼此电分离的导电区域。本发明专利技术适于在卷至卷处理中制造薄膜元件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于制造按照所附独立权利要求1的序言所述的电子薄膜元件的方法。本专利技术还涉及一种用于实现按照所附权利要求15的序言所述的方法的设备。而且，本专利技术涉及一种按照所附独立权利要求24所述的电子薄膜元件。
技术介绍
在现有技术中，将印刷电路板用作不同电子元件的互连板是充分已知的。一般，通过焊接与印刷电路板的单或多平面导电图案一起形成电操作实体的元件，将诸如半导体、电阻器或电容器的各个元件安装在电路板上，通常其中所述元件和电路板的单或多平面导电图案一起形成电操作实体。存在几种已知的方法来制造印刷电路板的导电图案。一种通用的方法是蚀刻，通过蚀刻可以将未受到所谓的光刻胶保护的区域从形成于绝缘基底材料上的金属层上除去。通常，光敏材料被用作光刻胶，其中蚀刻前通过光刻法将光刻胶加工成与导电图案相对应的图案。还可以通过各种电解涂镀(电镀)方法在绝缘基底材料上产生导电图案，或是将适当形式(如胶糊状)的导电材料印刷在基底材料表面的希望位置上，来产生导电图案。专利号为US 4356627的美国专利公开了一种用于产生也是基于冲压的导电图案的方法。根据所述出版物的教导，以在绝缘层上产生稳定变形的方式，通过使用冲压模形成在绝缘层(ABS，醋酸纤维素，聚亚苯基砜，聚醚砜，聚砜)上层叠的金属(Cu)层。将导电图案与金属层分离成两个不同的层次，且所述导电图案被彼此电分离。利用焊接以传统方式可以将电元件进一步安装到这些导电图案上。在电子装置中实现更小结构细节的目标也要求减小用作耦合基底的电路板上的导电图案的尺寸。而这反过来使得在电路板上安装电子元件更为复杂，因为对元件的定位和焊接技术所需的电接触变得更具挑战性。而且，尤其是计算机和远程通信技术的快速发展，对开发用于不同电子装置(特别是像素显示器)的生产的更为廉价的解决方案提出了日益增加的需求。电子装置制造技术的发展导致了一些解决方案，在这些解决方案中，在适当的基底材料上形成更小尺度但具有更大量细节的电极结构，而不是使用单独的印刷电路板，在其上直接形成电有源层和其他层所需的电极结构，其中所述电极结构仍然作为这些元件的部分，并且可能的是可消除一些与独立地将元件安装在耦合基底等之上所涉及的步骤。例如通过各种沉积、涂层或印刷技术，可形成与电极图案相结合所实现的元件的有源层和其他层。因此，可以认为这些通常基于薄膜的解决方案在某种程度上处于传统的印刷电路板和具有极高集成度的集成电路之间。在这些解决方案中使用的材料通常在一定程度上也偏离了用于传统集成电路中的、基于硅的半导体。目前，关注的焦点尤其在有机电致发光材料(聚合物)，它们尤其在光学元件中具有有趣的用途。用于电路板中的导电图案线宽度通常处于大于100μm的数量级，甚至可以达到几毫米。而在集成电路中使用的线宽度目前通常又处于100nm的数量级。本专利技术涉及一些电极图案，这些电极图案采用的线宽度主要处于前述值之间，通常处于1至50μm的范围内。专利出版物US 2002/0094594中公开了一种用于制造有机发光结构即所谓的OLED(有机发光二极管)的方案。原则上，OLED结构包括形成于两个相对的电极层(即正极和负极)之间的一个或若干个有源材料层。除了这些，在必要时，基于叠加的膜或层的这种结构可以包含独立的绝缘层或诸如此类的东西。根据所述的美国出版物，在(玻璃的或塑料的)绝缘基底上涂镀有机层，在该有机层上形成上部(由金属或氧化铟锡ITO制成的)导电电极层。根据所述出版物，该上部电极层是通过模切的方法来形成图案，其中最好以这样一种方式涂镀作为加工件的模切机，使得当它被从上部电极层升起时，能同时去除电极层的一部分导电材料。根据该出版物，当需要时，通过现有的其他技术，在所述的有机层下而直接在绝缘基底上实现图案化的下部电极层(见出版物的第2页，第1段，参考数字 )。于是，出版物2002/0094594教导了一种通过模切法在有机层上所产生的上部电极层上形成电极图案的行为，由于上部电极层和有机层之间的粘附力相对较弱，因而通过模切机可以相对容易地从有机层上去除导电材料。另一方面，当以这种方式对上部电极层机械地进行图案化时，应当注意不要损坏敏感的下部有机层。然而，可以看出，即使以这种方式使用时，与化学方法相比，基于机械模切的图案化仍具有某些优点，因为化学方法可能损坏敏感的下部有机层。在某些应用中，基于模切的方法也是图案化上部电极的一种快速并因此而有利的方法。然而，在许多情况下可以看出，考虑制造成本和效率，在电子装置的大批量生产过程中，特别是在绝缘基底上形成第一个电极图案具有非常关键的地位。这种最低电极图案在很大程度上决定了在其上如通过生长有机材料层实现的元件的特性。如果能以良好的精度和足够小的线宽度实现对第一个电极层的图案化，则能降低对在所述电极层上形成的有源层和其他上部电极层的要求，并在选择这些层的制造处理时允许有更大的自由度。对本专利技术的简要说明及其最重要优点本专利技术的主要目的因此是，比以前更多地关注在绝缘基底的表面上以分层的方式实现的薄膜元件或其他电元件中，在有源层前在绝缘基底上直接实现的所谓最低电极层的图案化，以及为之提供新的解决方案。为达到这些目的，按照本专利技术的用于制造薄膜元件的方法的主要特征，由所附的独立权利要求1的特征部分给出。而根据本专利技术的设备的主要特征，则由所附的独立权利要求15的特征部分给出。按照本专利技术的薄膜元件的主要特征，由所附的独立权利要求24的特征部分给出。其他从属权利要求则将提出本专利技术的一些有利的实施例。可以说本专利技术的中心思想是，通过基于模切即所谓的模切压凸的加工操作，在用作基底材料的绝缘基底的表面上设置的最低导电层上形成电极图案，其中加工件的凸版将导电层的区域压凸成彼此电分离的电极区。在按照本专利技术的压凸中，目的不是要从最低的导电层去除材料，而是在适于此目的的处理条件下，并通过使用适于此目的的加工件，通过执行压凸在基底上产生永久变形而使电极区域彼此电分离。如基底温度的这些处理条件取决于基底和导电材料以及在其上通过压凸产生的图案尺寸而在一定程度上发生变化。在本专利技术的一个实施例中，以在若干不同的层次上形成电极区域的方式，通过压凸来加工在基底上设置的最低导电层，这些层次在垂直于基底平面(基底的厚度)的方向上，即垂直方向上，具有不同的位置。这样，通过利用除基底平面方向的距离即水平距离之外的所述的垂直距离，相当大地增加电极图案的密度是可能的，这在某些应用中是一个显著的优势。制造具有很短的沟道长度的OFET晶体管(有机场效应晶体管)或制造像素显示器便是这样的应用的例子。同样在不同于上述那些元件的元件中，凭借本专利技术，通过定义上部无源或有源层的垂直尺寸来取得相当大的优势，通过在所述最低导电层上施加压凸动作而在元件的最低导电层上形成所述的上部无源或有源层。根据本专利技术的一个优选的实施例，在真空或低压处理中，在绝缘基底材料上涂镀最低导电层，除此之外，通过与相同的真空处理相结合的且最好是基本在同样的处理条件下，利用压凸实现至少最低导电层的电极图案。最好是，所述涂镀和压凸阶段是在卷至卷(roll-to-roll)处理中进行的，其使得比现有技术的解决方案相当地更快、更简单和更好地适于大批量生产的制造处理能够进行。与同样的处理相结合，最好仍是卷至本文档来自技高网...

【技术保护点】
一种用于制造电子薄膜元件的方法，所述方法至少包括以下步骤：－选择基本为电介质的基底，－在所述基底上形成最低的、电均匀的导电材料的导电层，－通过在最低的导电层上施加基于模切压凸也就是压凸的加工操作，以便将导电区域从所述 最低导电层彼此电分离来形成电极图案，其中所述加工操作中使用的加工件的凸版在所述基底上造成永久变形，且同时将所述导电层的区域压凸成彼此电分离的导电区域，－此外，在所述电极图案上形成所述薄膜元件中需要的一个或若干个上部无源或有源层，其特 征在于－通过在所述最低导电层上施加的所述压凸操作来形成导电区域，所述导电区域处于至少两个不同的层次上，这些层次在垂直于所述基底平面的方向即垂直方向上具有不同的位置。

【技术特征摘要】
【国外来华专利技术】FI 2003-6-19 200309191.一种用于制造电子薄膜元件的方法，所述方法至少包括以下步骤-选择基本为电介质的基底，-在所述基底上形成最低的、电均匀的导电材料的导电层，-通过在最低的导电层上施加基于模切压凸也就是压凸的加工操作，以便将导电区域从所述最低导电层彼此电分离来形成电极图案，其中所述加工操作中使用的加工件的凸版在所述基底上造成永久变形，且同时将所述导电层的区域压凸成彼此电分离的导电区域，-此外，在所述电极图案上形成所述薄膜元件中需要的一个或若干个上部无源或有源层，其特征在于-通过在所述最低导电层上施加的所述压凸操作来形成导电区域，所述导电区域处于至少两个不同的层次上，这些层次在垂直于所述基底平面的方向即垂直方向上具有不同的位置。2.如权利要求1所述的方法，其特征在于，通过在所述最低导电层上施加所述压凸操作，同时形成所述薄膜元件的一个或多个上部无源或有源层。3.如权利要求1或2所述的方法，其特征在于，通过真空涂层来产生将通过压凸进行图案化的、在所述基底上形成的最低导电层。4.如权利要求3所述的方法，其特征在于，所述真空涂层和压凸是在同一真空处理中执行的。5.如前述权利要求中的任一项所述的方法，其特征在于，选择下列材料中的一个或其层叠的组合塑料，玻璃，纸或纸板。6.如权利要求5所述的方法，其特征在于，为进行所述压凸，对所述基底材料进行加热。7.如权利要求6所述的方法，其特征在于，当所述基底材料包含塑料时，对所述最低导电层的压凸是在略微高于所述塑料材料的玻璃态转变温度的温度下执行的。8.如前述权利要求中的任一项所述的方法，其特征在于，选择下列材料之一或其组合作为所述最低导电层的材料透明的或非透明的半导体氧化物，金属，导电墨或导电聚合物。9.如前述权利要求中的任一项所述的方法，其特征在于，在所述压凸中使用的加工件的垂直深度和/或在其中使用的水平线宽度选自1至50μm的范围。10.如前述权利要求中的任一项所述的方法，其特征在于，选则在所述压凸中使用的加工件的凸版，使得它在所述垂直方向上具有基本笔直的壁。11.如前述权利要求中的任一项所述的方法，其特征在于，镍质的压块或压板被用作所述压凸中的加工件，所述压块或压板的底版等的凸版是通过直接光刻胶光刻或光刻胶光刻与干蚀刻技术的结合而形成的。12.如前述权利要求中的任一项所述的方法，其特征在于，至少部分上面的权利要求中所述的处理阶段是在同一卷至卷处理中执行的。13.如前述权利要求中的任一项所述的方法，其特征在于，通过压凸形成的电极图案或通过压凸同时形成的上部无源或有源层通过等离子体处理进行后处理。14.一种用于在基本为电介质的基底上制造电子薄膜元件的设备，所述设备至少包括-用于在所述基底上生长最低的、电均匀的导电材料的导电层的第一生长部件，-用于将导电区域从所述最低导电层彼此电分离来形成电极图案的图案形成部件，所述图案形成部件基于模切压凸即压凸，所述部件包括至少一个加工件，该加工件的凸版可在所述基底上引起永久变形，且同时将所述导电层的区域压凸成彼此电分离的导电区域，-用于形成所述电极图案上的薄膜元件需要的一个或若干个上部无源或有源层的第二生长部件，其特征在于-所述图案形成部件被设置成通过在所述最低导电层上施加的所述压凸操作来形成导电区域，所述导电区域处于至少两个不同的层次，这些层次在垂直于所述基底平面的方向即垂直方向上具有不同的位置。15.如权利要求14所述的设备，其特征在于，所述图案形成部件被设置成通过在所述最低导电层上施加的所述压凸操作来同时形成所述薄膜元件的一个或若干个上部无源或有源层。16.如权利要求14或15所述的设备，其特征在于，所述第一生长部件是真空涂层部...

【专利技术属性】
技术研发人员：A坎佩宁，T科洛罗马，M托米科斯基，R科尔霍宁，P拉科宁，P科伊乌昆纳斯，
申请(专利权)人：阿万托尼有限公司，
类型：发明
国别省市：FI[芬兰]