薄膜半导体、半导体器件以及薄膜晶体管的制造方法技术

本发明专利技术涉及一种半导体器件，包括：在衬底上形成的薄膜晶体管，包括一个源区、一个漏区、形成在所述源区和漏区之间的沟道区、形成在所述沟道区上的栅电极，在所述栅电极和所述沟道区之间有一个栅绝缘膜；形成在所述薄膜晶体管上的层间绝缘膜；形成在所述层间绝缘膜上的源极布线、漏极布线、栅极布线；其中所述源区、漏区和栅电极中的每一个包括一个硅化物膜；其中所述源极布线、漏极布线和栅极布线分别被连接到所述源区的硅化物膜、所述漏区的硅化物膜和所述栅电极的硅化物膜。本发明专利技术还涉及包括上述半导体器件的便携式电话和照相机。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种薄膜半导体，还涉及一种用该薄膜半导体作有源层的半导体器件。特别涉及一种由结晶硅膜构成有源层的薄膜晶体管。
技术介绍
近年来，由在具有绝缘表面的衬底上形成的薄膜硅膜(其厚度为几百到几千)构成薄膜晶体管的技术引起了人们的极大关注。薄膜晶体管已广泛用于诸如IC和液晶显示器件等电子器件。薄膜晶体管的最重要部分也可说是薄膜晶体管的心脏，是沟道形成区和联接沟道形成区与源/漏区的结部分。即，有源层是影响薄膜晶体管性能的最关键部分。对于构成薄膜晶体管的有源层的薄膜半导体，一般利用等离子CVD或低压热CVD法形成非晶硅膜。用非晶硅膜的薄膜晶体管目前已能实际应用，但在需要更高速度时，必须使用高结晶度薄膜硅(此后称之为结晶硅膜)制作的薄膜晶体管。例如，在有源矩阵型液晶显示器件或无源型液晶显示器件中，外围电路中必须有驱动设置于像素区的像素TFT的驱动电路、处理图像信号的电路和记录各种信息的存储电路。另外，在上述电路中，需要处理和控制图像信号的电路和记录各种信息的存储电路具有比用单晶片制作的已有集成电路好的性能。因此，在利用形成于衬底上的薄膜半导体集成上述电路时，必须在衬底上形成比单晶的结晶度高的结晶硅膜。已知在衬底上形成结晶硅膜的方法有本专利技术者公开于日本特许公开6-232059和6-244103中的技术。公开于上述文献中的技术包括利用能加速硅结晶的金属元素在550℃热处理约4小时形成结晶度极佳的结晶硅膜。然而，即使对薄膜晶体管的有源层使用上述技术，在所得薄膜晶体管用作构成运算电路、存储器电路等各种电路的晶体管时，仍不能满足需要，因为作为有源层其结晶度还不足以满足所需特性的要求。特别是，要求结晶度可与单晶相比的结晶硅膜基本上没有晶界。这是因为晶界可作为阻止电子在晶体间流进流出的通路势垒能级。在使用上述技术时，本专利技术者把晶体生长工艺分为四步，即如下所述的第一至第四步。下面参照图3(A)-3(F)进行说明。参见图3(A)，在衬底表面上形成氧化硅膜301作缓冲层。再于其上形成非晶硅膜303。由于氧化硅膜表面上的表面粗糙度或灰尘使其表面上形成了凹凸部分302(图中仅示出了凸起部分)。把含加速结晶的金属元素的溶液滴到非晶硅膜303表面上，并进行旋涂。这样得到图3(A)所示状态，其中镍层304在非晶硅膜303表面上铺开。此后，在500-700℃的温度范围进行热处理，使非晶硅膜303结晶。然而，用玻璃衬底时，考虑到玻璃衬底的耐热性，最好在650℃以下进行热处理。这样，如图3(B)中箭头所示，金属元素各向同性地向非晶硅膜303内部扩散，到达该膜与氧化硅膜301的界面。这是第一步。然后，在金属元素移动到氧化硅膜301和非晶硅膜303间的界面后，在凹凸部分302分凝。这是第二步。发生这种现象的原因是，金属元素要寻找能级稳定位置，因此，此时，凹凸部分302便充当了分凝点(图3(C))。这样，因为金属元素的浓度很高，于是便作为分凝点的在凹凸部分302产生了晶核。金属元素为镍时，根据本专利技术者的研究，在镍浓度为1×1020原子/cm3以上时产生晶核。晶体的生长起始于晶核。首先，在基本垂直于硅膜表面的方向进行结晶。这是第三步。(图3(D))。在基本垂直于硅膜表面的方向进行结晶的区305(此后称之为垂直生长区)中，进行结晶时，以很高浓度聚集的金属元素上推到硅膜表面。因此，金属元素也会聚集在位于凹凸部分302上边的非晶硅膜303表面上。结果，与其它区相比，获得了为含高浓度金属元素区的垂直生长区305。然后，晶体从与垂直生长区305接触的非晶硅膜303的界面306在基本平行于衬底的方向开始生长(图3(E)中箭头所指方向)。这是第四步。晶体307为柱状或针状晶体，其高度大约等于非晶硅膜303的膜厚(图3(E))。因为晶体307沿基本平行于衬底的方向生长，所以当与对面的晶体相碰时生长便会停止。这样，如图3(F)所示，碰撞发生的边界便变成晶界308。这样形成的晶体区309变成结晶度较均匀的区(此后称之为“横向生长区”)。这样，在常规结晶形态中，由于以此方式有规律地形成了大量分凝点，晶核密度高，各晶粒妨碍了彼此的生长。结果，粒径变小。即，在用由上述技术形成的结晶硅膜形成薄膜晶体管的有源层时，例如，不可避免地将晶料边界引入了硅膜内部。因此，实际上不可能得到等同于单晶的结晶度。通过减小晶核密度可经增大晶粒直径，但晶核的位置取决于金属元素的分凝点。根据常规技术，有规律地形成将变成分凝点的点(例如，图3(A)所示的凹凸部分302)，无法控制其位置。
技术实现思路
本专利技术的目的是在表面上有绝缘层的衬底上形成结晶度像单晶一样好的单畴区。另一个目的是获得具有由单畴区构成的有源层的半导体器件。根据本专利技术的一个方面，提供了一种半导体器件，包括在衬底上形成的薄膜晶体管，包括一个源区、一个漏区、形成在所述源区和漏区之间的沟道区、形成在所述沟道区上的栅电极，在所述栅电极和所述沟道区之间有一个栅绝缘膜；形成在所述薄膜晶体管上的层间绝缘膜；形成在所述层间绝缘膜上的源极布线、漏极布线、栅极布线；其中所述源区、漏区和栅电极中的每一个包括一个金属硅化物膜；其中所述源极布线、漏极布线和栅极布线分别被连接到所述源区的金属硅化物膜、所述漏区的金属硅化物膜和所述栅电极的金属硅化物膜。其中所述金属硅化物膜形成在所述源极布线、漏极布线和栅极布线的每一个的上表面。其中一对侧壁形成在所述栅电极的侧面。本专利技术还提供了一种半导体器件，包括在衬底上形成的薄膜晶体管，包括一个源区、一个漏区、形成在所述源区和漏区之间的沟道区、形成在所述沟道区上的栅电极，在所述栅电极和所述沟道区之间有一个栅绝缘膜；形成在所述薄膜晶体管上的层间绝缘膜；形成在所述层间绝缘膜上的源极布线、漏极布线、栅极布线；其中在所述源区、漏区和栅电极中的每一个上形成一个金属硅化物膜；其中所述源极布线、漏极布线和栅极布线分别被连接到所述源区的金属硅化物膜、所述漏区的金属硅化物膜和所述栅电极的金属硅化物膜。其中所述金属硅化物膜形成在所述源极布线、漏极布线和栅极布线的每一个的上表面。其中一对侧壁形成在所述栅电极的侧面。本专利技术还提供了一种半导体器件，包括字线；与所述字线相交叉的位线；第一薄膜晶体管，所述第一薄膜晶体管的栅电极连接到所述字线；第二薄膜晶体管，所述第二薄膜晶体管的栅电极连接到所述位线；第三薄膜晶体管，所述第三薄膜晶体管的栅电极连接到所述第二薄膜晶体管的源区或漏区；第四薄膜晶体管，所述第四薄膜晶体管的栅电极连接到所述第一薄膜晶体管的源区或漏区；连接到所述第三薄膜晶体管的源区或漏区的一个第一负载元件；连接到所述第四薄膜晶体管的源区或漏区的一个第二负载元件；其中所述第一、第二、第三、第四薄膜晶体管中的至少一个晶体管的所述源区、漏区和栅电极包括一个金属硅化物膜。其中所述金属硅化物膜形成在所述源极布线、漏极布线和栅极布线的每一个的上表面。其中一对侧壁形成在所述栅电极的侧面。本专利技术还提供了一种半导体器件，包括字线；与所述字线相交叉的位线；第一薄膜晶体管，所述第一薄膜晶体管的栅电极连接到所述字线；第二薄膜晶体管，所述第二薄膜晶体管的栅电极连接到所述位线；第三薄膜晶体管，所述第三薄膜晶体管的栅电极连接到所述第二薄膜晶体管的源区或漏区；第四薄膜晶体管本文档来自技高网...

【技术保护点】
一种制造薄膜晶体管的方法，包括以下步骤：在衬底以上形成至少一个凸起部分或凹下部分；在所述衬底以上形成非晶半导体膜；将所述非晶半导体膜结晶为晶体半导体膜；形成与所述晶体半导体膜接触的栅绝缘膜；形成与所述 晶体半导体膜相邻的栅电极，所述栅绝缘膜位于所述栅电极和所述晶体半导体膜之间；其中使所述非晶半导体膜结晶的步骤在所述凸起部分或凹下部分开始。

【技术特征摘要】
JP 1996-2-23 61893/96;JP 1996-2-23 61894/961.一种制造薄膜晶体管的方法，包括以下步骤在衬底以上形成至少一个凸起部分或凹下部分；在所述衬底以上形成非晶半导体膜；将所述非晶半导体膜结晶为晶体半导体膜；形成与所述晶体半导体膜接触的栅绝缘膜；形成与所述晶体半导体膜相邻的栅电极，所述栅绝缘膜位于所述栅电极和所述晶体半导体膜之间；其中使所述非晶半导体膜结晶的步骤在所述凸起部分或凹下部分开始。2.根据权利要求1的方法，其中所述凸起部分或凹下部分具有微型岛状方形图形。3.根据权利要求1的方法，其中所述凸起部分或凹下部分具有矩形槽形图形。4.一种制造薄膜晶体管的方法，包括以下步骤在衬底的一个表面上形成一个绝缘膜；在所述绝缘膜上形成至少一个凸起部分或凹下部分；形成与所述绝缘膜的上表面接触的非晶半导体膜；将所述非晶半导体膜结晶为晶体半导体膜；形成与所述晶体半导体膜接触的栅绝缘膜；...

【专利技术属性】
技术研发人员：山崎舜平，宫永昭治，小山润，福永健司，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[]