具有多组分氧化物制备的沟道的半导体器件制造技术

一个示例性实施例包括半导体器件。该半导体器件包括沟道，该沟道包括化学式Ａ↓［Ｘ］Ｂ↓［Ｘ］Ｏ↓［Ｘ］的一个或多个化合物，其中每个Ａ选自Ｇａ、Ｉｎ的组，每个Ｂ选自Ｇｅ、Ｓｎ、Ｐｂ的组，每个Ｏ是氧原子，每个ｘ独立为非零的整数，并且每个Ａ和Ｂ是不同的。

【技术实现步骤摘要】
【国外来华专利技术】介绍将半导体器件用于各种电子器件中。例如，将薄膜晶体管技术用在液晶显示(LCD)屏幕。有些些类型的薄膜晶体管由于较低的载流子迁移率而具有相对较慢的开关速度。在一些应用中，如LCD屏幕，具有相对较慢开关速度的薄膜晶体管的使用很难准确提供操作。 附图说明图1A-1F图示半导体器件，如薄膜晶体管的各种示例。图2图示薄膜晶体管实施例的截面图。图3图示制造薄膜晶体管实施例的方法实施例。图4图示有源矩阵显示区的实施例。具体实施例方式本公开的示例性实施例包括半导体器件，如包含多组分氧化物半导体的晶体管。另外，本公开的示例性实施例说明包含多组分氧化物半导体的晶体管具有的性质，例如，光学透明度、和电特性。示例性实施例包括包含多组分沟道的半导体器件，多组分沟道包括组13的至少一种金属阳离子和组14的至少一种金属阳离子，以形成各种二、三、四以及五-组分氧化物半导体薄膜。在一些示例性实施例中，沟道可包括包括非晶形式、单相结晶状态、或混合相结晶状态的多组分氧化物。如在此使用的，术语多组分氧化物，以及多组分氧化物材料是意图表示包括二、三、四和五-组分氧化物材料的氧化物材料系，该二、三、四和五-组分氧化物材料由元素周期表的组13(CAS的IIIA族)和组14(CAS的IVA族)的金属阳离子形成。除非另外指示，否则表示在说明书和权利要求书中使用的成分量、反应条件等的所有数值应理解为通过术语“约”在所有实例中可以被修改。因此，除非有相反的指示，否则在下面说明书和所附的权利要求书中阐述的数值参数为基于通过本公开获得的需要性能进行变化的近似值。至少，不试图限制权利要求范围的等价物的应用，至少根据报告的有效数字的数量以及应用的普通舍入成整数技术构建每个数值参数。应理解可结合本公开的各种实施例采用各种晶体管结构，即，半导体结构、包括薄膜晶体管的场效应晶体管、有源矩阵显示、逻辑反相器、以及放大器。图1A-1F图示示例性薄膜晶体管的实施例。该薄膜晶体管可包括但不限于水平、垂直、共面电极、交错电极、顶栅、底栅、单栅、以及双栅的任意类型。如在此使用的，共面电极结构想要表示在和栅电极相同的沟道侧设置源和漏电极的晶体管结构。交错电极结构想要表示在和栅电极相反的沟道侧设置源和漏电极的晶体管结构。图1A和1B图示底栅晶体管的实施例，图1C和1D图示顶栅晶体管的实施例，以及图1E和1F图示双栅晶体管的实施例。在图1A-1D的每个中，该晶体管包括衬底102、栅电极104、栅电介质106、沟道108、源电极110、以及漏电极112。在图1A-1D的每一个中，在栅电极104以及源和漏电极110、112之间设置栅电介质1 06，以使得栅电介质106物理地将栅电极104与源和漏电极110、112分隔开。另外，在图1A-1D的每一个中，分离地设置源和漏电极110、112由此在源和漏电极110、112之间形成用于插入沟道108的区域。由此，在图1A-1D的每个中，栅电介质106相邻于沟道108设置，并将栅电极104与源和漏电极110、112物理分隔开。另外，在图1A-1D的每个中，沟道108相邻于栅电介质106设置并插入源和漏电极110、112之间。在各种实施例中，如图1E和1F所示的双栅实施例，图示了两个栅电极104-1、104-2以及两个栅电介质106-1、106-2。在这一实施例中，相对沟道108以及源和漏电极110、112的栅电介质106-1、106-2的设置，以及相对栅电介质106-1、106-2的栅电极104-1、104-2的设置遵循上面图示的一个栅电介质和一个栅电极的相同设置常规。也就是，在栅电极104-1、104-2以及源和漏电极110、112之间设置栅电介质106-1、106-2，以使得栅电介质106-1、106-2将栅电极104-1、104-2与源和漏电极110、112物理分隔开。在图1A-1F的每个中，插入在源和漏电极110、112之间的沟道108在源和漏电极110、112之间提供可控电路径以便将电压施加到栅电极104时，电荷通过沟道108在源和漏电极110、112之间移动。施加到栅电极104的电压可改变沟道108的性能以传导电荷，由此通过对栅电极104施加电压，至少部分地控制沟道108的电性能。在图2中图示了薄膜晶体管实施例的更详细描述。图2图示了底栅薄膜晶体管200的示例的截面图。可理解图2描述的薄膜晶体管的不同层，它们组成的材料，以及它们形成的方法可同样应用到在此描述的任意的晶体管实施例，包括结合图1A-1F中描述的那些。而且，在各种实施例中，薄膜晶体管200可包括在包括有源矩阵显示屏幕器件、逻辑反相器、以及放大器的许多器件中。该薄膜晶体管200也可包括在也使用透明部件的红外线器件中。如图2所示，薄膜晶体管200可包括衬底202、相邻于衬底202设置的栅电极204、相邻于栅电极204设置的栅电介质206、以及在栅电介质206、源电极210、和漏电极212之间设置的沟道208。在图2所示的实施例中，衬底包括玻璃。但是，衬底202可包括用于实现各种实施例的任意适合的衬底材料或者组分。图2所示的衬底202包括ITO即铟-锡氧化物的覆盖涂层以形成栅电极204层。然而，许多材料都可用于栅电极204。这些材料包括透明材料如n-型掺杂In2O3、SnO2、或ZnO等。其它适合材料包括如In、Sn、Ga、Zn、Al、Ti、Ag、Cu等的金属。在图2所示的实施例中，栅电极204的厚度为大约200nm。栅电极层的厚度可根据使用的材料、器件类型，以及其它因素而变化。图2所示的栅电介质206也是覆盖涂敷。尽管栅电极204和栅电介质206表示为图2中的覆盖涂敷的未图形化层，但是它们也可以被图形化。在各种实施例中，栅电介质206可包括具有表示栅电介质的绝缘性能的不同材料层。这些材料可包括氧化钽(Ta2O5)、钛酸锶(ST)、钛酸锶钡(BST)、钛酸铅锆(PZT)、钽酸锶铋(SBT)以及钛酸铋锆(BZT)、二氧化硅(SiO2)、氮化硅(Si3N4)、氧化镁(MgO)、氧化铝(Al2O3)、氧化铪(IV)(HfO2)、氧化锆(IV)(ZrO2)、各种有机电介质材料，等等。在各种实施例中，通过在大约430℃使用Ta(OC2H5)5的低压CVD工艺沉积栅电介质206，随后退火以降低漏电流特性。用于形成栅电介质层的其它方法包括各种CVD并且在此详细描述溅射技术以及原子层沉积、蒸发等等。在各种实施例中，相邻于栅电介质206分离设置源电极210和漏电极212。在图2所示的实施例中，源和漏电极210、212可由相关栅电极204论述的那些相同材料形成。在图2中，源和漏电极210、212具有大约200nm的厚度。然而，该厚度可根据使用材料的组分、使用材料的应用、以及其它因素变化。源和漏电极材料的选择可根据使用它们的应用、器件、系统等变化。整个器件的性能同样可根据源和漏材料而变化。例如，在需要基本透明的薄膜晶体管的器件中，用于源、漏、以及栅电极的材料可根据该效应选择。在各种实施例中，沟道208可由包括二、三、四、以及五-组分氧化物的多组分氧化物材料形成，该多组分氧化物材料包括选自元素周期表的组13和组14中的金属阳离子。如在此使用的，多组分氧化物想要表示二、三、四、以及五-组分氧本文档来自技高网...

【技术保护点】
一种半导体器件１００／２００／４００，包括：漏电极１１２／２１２；源电极１１０／２１０；接触漏电极１１２／２１２和源电极１１０／２１０的沟道１０８／２０８，其中沟道１０８／２０８包括化学式Ａ↓［Ｘ］Ｂ↓［Ｘ］Ｏ↓［Ｘ ］的一个或多个化合物，其中每个Ａ选自Ｇａ、Ｉｎ的组，每个Ｂ选自Ｇｅ、Ｓｎ、Ｐｂ的组，每个Ｏ是氧原子，每个ｘ独立为非零整数，并且每个Ａ和Ｂ是不同的；栅电极１０４／２０４；以及设置在栅电极１０４／２０４和沟道１０８／２０８之间的 栅电介质１０６／２０６。

【技术特征摘要】
【国外来华专利技术】US 2004-3-12 10/799,9611.一种半导体器件100/200/400，包括漏电极112/212；源电极110/210；接触漏电极112/212和源电极110/210的沟道108/208，其中沟道108/208包括化学式AXBXOX的一个或多个化合物，其中每个A选自Ga、In的组，每个B选自Ge、Sn、Pb的组，每个O是氧原子，每个x独立为非零整数，并且每个A和B是不同的；栅电极104/204；以及设置在栅电极104/204和沟道108/208之间的栅电介质106/206。2.根据权利要求1的半导体器件100/200/400，其中化学式AXBXOX的一个或多个化合物包括A∶B的比例，其中A和B的每个都在约0.05到约0.95的范围。3.根据权利要求1的半导体器件100/200/400，其中化学式AXBXOX的一个或多个化合物包括CX以形成化学式AXBXCXOX的化合物，其中每个C选自Ga、In、Ge、Sn、Pb的组，每个O是氧原子，每个x独立为非零整数，并且每个A、B和C是不同的。4.根据权利要求3的半导体器件100/200/400，其中化学式AXBXC...

【专利技术属性】
技术研发人员：R霍夫曼，GS赫尔曼，P马迪洛维奇，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US[美国]