具有包含二元氧化物的混合物的沟道的半导体器件制造技术

一种半导体器件，可以包括包含第一二元氧化物和第二二元氧化物的沟道，其中第二二元氧化物选自ＣｄＯ、ＳｒＯ、ＣａＯ或ＭｇＯ。

【技术实现步骤摘要】
【国外来华专利技术】介绍半导体器件使用于各种电子装置中。例如，薄膜晶体管技术可以用于液晶显示(LCD)屏。一些类型的薄膜晶体管由于低的载流子迁移率而具有相对低的切换速度。在一些应用中，例如在LCD屏的应用中，使用具有相对低切换速度的薄膜晶体管使得很难准确地运动。附图简述附图说明图1A-1F示出了诸如薄膜晶体管这样的半导体器件的各个实施例。图2示出了薄膜晶体管的一个实施例的剖面示图。图3示出了制造薄膜晶体管的一个实施例的方法实施例。图4示出了有源矩阵显示区的实施例。详述本专利技术公开的示例性实施例包括诸如晶体管这样的包含多成分氧化物半导体的半导体器件。此外，本公开的示例性实施例说明了诸如晶体管这样的包含多成分氧化物半导体的半导体器件所具有的性质，例如光学透明度、化学稳定性、机械性质以及电学性能。示例性实施例包括具有沟道的半导体器件，其中沟道包括MgO和CdO至少其中之一。示例性实施例包括具有多成分氧化物半导体的薄膜晶体管，该多成分氧化物半导体包含至少选自第一组、第二组和第三组二元金属氧化物其中之一的第二二元氧化物和第一二元氧化物，所述第一组、第二组和第三组二元金属氧化物具有第一金属(A)∶第二金属(B)比率为(A∶B)的原子组成，其中A和B互不相同，且都处于大约0.05到大约0.95范围，从而形成等价半导体。一些示例性实施例中，等价半导体包括非晶形式、单相结晶形式或混合相结晶形式。除非特别指出，说明书和权利要求书中使用的表示组分数量、反应条件等的所有数字在所有实例中都理解成被术语“大约”修饰。因此，除非相反指明，下面的说明书和所附权利要求书中提出的数字参数是近似值，根据本公开所需要获得的性质，该近似值可以改变。丝毫不限制权利要求范围的等效原则的应用，应至少根据所述有效位的数目和通过应用普通舍入技术理解每个数字参数。应当理解，各个半导体器件可以与本公开说明的各个实施例，即，包括薄膜晶体管的场效应晶体管、有源矩阵显示器、逻辑反相器和放大器相结合使用。图1A-1F示出了示例性薄膜晶体管实施例。该薄膜晶体管可以是任何类型，包括但不限制于水平、垂直、共面电极、交错电极、顶栅、底栅、单栅以及双栅等类型。这里，共面电极结构意欲表示一种晶体管结构，其中源电极和漏电极与栅电极位于沟道相同的一侧。交错电极结构意欲表示一种晶体管结构，其中源电极和漏电极与栅电极位于沟道的相反侧。图1A和1B示出了底栅晶体管的实施例，图1C和1D示出了顶栅晶体管的实施例，且图1E和1F示出了双栅晶体管的实施例。图1A-1D每幅图中，晶体管包括衬底102、栅电极104、栅电介质106、沟道108、源电极110以及漏电极112。图1A到1D每幅图中，栅电介质106位于栅电极104与源电极和漏电极110、112之间，所以栅电介质106将栅电极104与源和漏电极110、112物理上分离。此外，图1A到1D每幅图中，源和漏电极110、112分离放置，由此形成源和漏电极110、112之间的一个区域，用于插入沟道108。这样，图1A到1D每幅图中，栅电介质106与沟道108相邻，并使得栅电极104与源和漏电极110、112物理上分离。此外，图1A到1D每幅图中，沟道108与栅电介质106相邻，并与源和漏电极110、112接触。各个实施例中，例如图1E和1F中所示的双栅实施例中，阐述了两个栅电极104-1、104-2和两个栅电介质106-1、106-2。这种实施例中，栅电介质106-1、106-2相对于沟道108以及源和漏电极110、112的定位，以及栅电极104-1、104-2相对于栅电介质106-1、106-2的定位遵循上述相同的定位关系惯例，上述定位关系中示出了一个栅电介质和一个栅电极。即，栅电介质106-1、106-2位于栅电极104-1、104-2与源和漏电极110、112之间，使得栅电介质106-1、106-2将栅电极104-1、104-2与源和漏电极110、112物理上分离。图1A-1F每幅图中，源和漏电极110、112之间插入的沟道108提供源和漏电极110、112之间的可控电学路径，使得当对栅电极104施加电压时，电荷可以通过沟道108在源和漏电极110、112之间流动。栅电极104处施加的电压可以改变沟道108传导电荷的能力，这样，通过在栅电极104处应用电压，可以至少部分地控制沟道108的电学性质。图2中示出了薄膜晶体管实施例的更为详细的描述。图2示出了示例性底栅薄膜晶体管200的剖面图。应当理解，图2中描述的薄膜晶体管的不同部分、它们组成的材料以及它们形成的方法，同样可以应用于这里描述的任何晶体管实施例，包括结合图1A-1F描述的这些而且，各个实施例中，薄膜晶体管200可以包含在包括有源矩阵显示屏装置、逻辑反相器和放大器的大量装置中。薄膜晶体管200还可以包括在红外装置中，该红外装置中还使用透明部件。如图2所示，薄膜晶体管200可以包括衬底202、与衬底202相邻放置的栅电极204、与栅电极204相邻放置的栅电介质206以及与栅电介质206、源电极210和漏电极212接触的沟道208。各个实施例中，沟道208可以位于源电极210和漏电极212之间并在它们之间电学耦合。图2所示的实施例中，衬底202包括玻璃。然而，衬底202可以包括用于执行各个实施例的任何合适的衬底材料或组分。图2中所示的衬底202包括ITO(即氧化铟锡)覆盖涂层以形成栅电极204。然而，任何数目的材料可以用于栅电极204。这种材料可以包括诸如n型掺杂的In2O3、SnO2或ZnO这样的透明材料等等。其它适用的材料包括诸如In、Sn、Ga、Zn、Al、Ti、Ag、Cu这样的金属等。图2所示的实施例中，栅电极204的厚度大约200nm。栅电极的厚度可以根据使用的材料、器件类型或其它因素改变。图2所示的栅电介质206也可以具有覆盖涂层。尽管图2中示出的栅电极204和栅电介质206是有覆盖涂覆、未图形化的层，但它们可以被图形化。各个实施例中，栅电介质206可以包括各种具有代表栅电介质绝缘性质的材料。这些材料可以包括五氧化二钽(Ta2O5)、钛酸锶(ST)、锶钛酸钡(BST)、锆钛酸铅(PZT)、铋钛酸锶(SBT)和锆钛酸铋(BZT)、二氧化硅(SiO2)、氮化硅(Si3N4)、氧化镁(MgO)、氧化铝(Al2O3)、氧化铪(IV)(HfO2)、氧化锆(IV)(ZrO2)、各种有机电介质材料等。各个实施例中，源电极210和漏电极212分离地与栅电介质206相邻放置。图2所示的实施例中，源和漏电极210和212可以由与栅电极204相同的材料形成。图2中，源和漏电极210和212的厚度大约为200nm。然而，可以根据使用的材料组成、将使用材料的应用和其它因素改变该厚度。源和漏电极材料的选择可以根据使用它们的应用、器件、系统等而改变。整体器件性能可以根据源和漏材料而改变。例如，在需要基本透明薄膜晶体管的器件中，可以为所需要的效果选择源、漏和栅电极材料。各个实施例中，沟道208可以由多成分氧化物半导体形成，该多成分氧化物半导体至少包括选自这里都将讨论的第一组、第二组和第三组其中之一的第二二元氧化物和第一二元氧化物，以形成等价半导体。各个实施例中，第一和第二二元氧化物包括第一金属(A)∶第二金属(本文档来自技高网...

【技术保护点】
一种半导体器件１００／２００／４００，包括：漏电极１１２／２１２；源电极１１０／２１０；与漏电极１１２／２１２和源电极１１０／２１０接触的沟道１０８／２０８，其中沟道１０８／２０８包括选自第一组ＣｄＯ、ＳｒＯ、ＣａＯ 和ＭｇＯ的第二二元氧化物和第一二元氧化物；栅电极１０４／２０４；和位于栅电极和沟道之间的栅电介质１０６／２０６。

【技术特征摘要】
【国外来华专利技术】US 2004-3-12 10/799,3181.一种半导体器件100/200/400，包括漏电极112/212；源电极110/210；与漏电极112/212和源电极110/210接触的沟道108/208，其中沟道108/208包括选自第一组CdO、SrO、CaO和MgO的第二二元氧化物和第一二元氧化物；栅电极104/204；和位于栅电极和沟道之间的栅电介质106/206。2.权利要求1的半导体器件100/200/400，其中当第一二元氧化物选自SrO和CaO时，第二二元氧化物选自CdO、ZnO和MgO。3.权利要求2的半导体器件100/200/400，其中沟道108/208包括第一金属(A)∶第二金属(B)比率为(A∶B)的原子组成，其中A和B都在大约0.05到大约0.95的范围内。4.权利要求1的半导体器件100/200/400，其中第一组包括ZnO，且沟道108/208包括选自第一组ZnO、CdO、SrO、CaO和MgO的第三二元氧化物，并具有第一金属∶第二金属∶第三金属比率为A∶B∶C的原子组成，其中A、B和C各不相同，且它们都处于大约0.025到大约0.95的范围。5.权利要求4的半导体器件100/200/400，其中沟道108/208包括选自第一组ZnO、CdO、SrO、CaO和MgO的第四二元氧化物、第三二元氧化物、第二二元氧化物和第一二元氧化物，并具有第一金属∶第二金属∶第三金属∶第四金属比率为A∶B∶C∶D的原子组成，其中A、B、C和D...

【专利技术属性】
技术研发人员：R霍夫曼，P马迪洛维奇，GS赫尔曼，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US[]