多位闪存单元的制造方法技术

本发明专利技术公开一种多位闪存单元的制造方法。在该方法中，首先形成离子注入掩模，以暴露半导体衬底中的沟道区的一部分。在该暴露的区中注入离子，从而局部编码阈值电压，以产生一个具有第一阈值电压的注入离子的沟道区和具有第二阈值电压的未注入离子的第二区。在该沟道区上形成隧道介电层，并在该隧道介电层上形成浮置栅极和控制栅极。

【技术实现步骤摘要】

本专利技术涉及半导体器件，尤其涉及一种能够在单一存储单元中存储多位信息的。
技术介绍
闪存单元通常在单一存储单元中存储单个位。而为了在单一存储单元中存储两个或更多位，人们已经作了多种努力。目标是有效地提高闪存器件的集成度和存储容量。图1和图2为示意性示出制造闪存单元的方法的横截面图。图3为示出闪存单元1位操作的示意图。参照图1，在半导体衬底10上形成器件隔离阱15，并使用氧化硅等在半导体衬底10上形成隧道介电膜20。参照图2，通过沉积、光刻和选择性蚀刻工艺在隧道介电膜20上形成浮置栅极30和控制栅极40。氧化物-氮化物-氧化物(ONO)层可用作浮置栅极30和控制栅极40之间的耦合介电层。连接至位线的漏极通过沟道区11也连接至公共源极，其中沟道区11位于浮置栅极30和控制栅极40的下方。沟道区11通过衬底10的位于叠置的浮置栅极30和控制栅极40直接下方的部分，连接漏极和源极。这种闪存单元结构执行1位操作。参照图2和图3，通过改变沟道区11的阈值电压(Vt)，闪存单元执行1位操作，其中沟道区11是半导体衬底10的位于控制栅极40直接下方的部分。浮置栅极30用于存储位。当将电子注入到浮置栅极30中时，进入编程状态，沟道区呈现阈值电压Vt的第一个值。当将栅极电子从浮置栅极30移除时，进入擦除状态或设置为零，沟道区11呈现阈值电压Vt的第二个值。因此，Vt在编程状态和擦除状态呈现的值不同。通过对这两种状态分配二进位值，可以存储1位。可见，闪存单元用作每单元能够存储1位的非易失性存储单元。然而，一直存在如下的需求，即，使每个单元能够保证更多的数据存储量以增加每单位面积的数据存储量，从而降低每存储位的生产成本。
技术实现思路
本专利技术旨在提供一种在单一存储单元中能够存储至少2位的闪存的制造方法。根据本专利技术的实施例，提供一种多位闪存的制造方法，包括如下步骤在第一区上的离子注入掩模中形成开口，其中所述第一区对应于半导体衬底中的沟道区的一部分；在由离子注入掩模暴露的区域中选择性注入离子，并局部地编码该沟道区的阈值电压，以将该沟道区分成不注入离子的第一阈值电压区和注入离子的第二阈值电压区；在该沟道区上形成隧道介电层；以及在该隧道介电层上形成浮置栅极和控制栅极。在实施例中，所述第一区可设置为对应于该沟道区的约一半部分的区域，用以在其上形成离子注入掩模。本专利技术的实施例涉及一种，包括如下步骤在半导体衬底上形成隧道介电层；在该隧道介电层上形成浮置栅极和控制栅极；形成暴露第一区的离子注入掩模，该第一区对应于位于该浮置栅极下方的半导体衬底中沟道区的一部分；以及在由该离子注入掩模暴露的区域中选择性注入离子，并局部地编码该沟道区的阈值电压，以将该沟道区分成不注入离子的第一阈值电压区和注入离子的第二阈值电压区。在实施例中，离子注入掩模也可形成在该控制栅极上。本专利技术的实施例涉及一种多位闪存单元，其包括半导体衬底；隧道介电层，其形成在该半导体衬底上；浮置栅极和控制栅极，形成在该隧道介电层上；以及沟道区，其形成在位于该浮置栅极下方的该隧道介电层中。其中该沟道区包括第一区和第二区。所述第一区具有第一阈值电压(Vt)，所述第一阈值电压为该沟道区的阈值电压。此外，所述第二区具有第二阈值电压，通过离子注入，该第二阈值电压不同于所述第一阈值电压。在实施例中，所述第一区设置为对应于该沟道区的约一半部分的区域，用以在其上形成离子注入掩模。在实施例中，提供一种多位闪存单元，其包括半导体衬底；隧道介电层，其形成在该半导体衬底上；浮置栅极和控制栅极，其形成在该隧道介电层上；以及沟道区，其形成在位于该浮置栅极下方的该隧道介电层中。其中该沟道区包括第一区和第二区。所述第一区具有第一阈值电压(Vt)。此外，通过离子注入，使得所述第二区具有不同于所述第一阈值电压的第二阈值电压。在实施例中，所述第一区设置为对应于该沟道区的约一半部分的区域，用以在其上形成离子注入掩模。本专利技术的实施例涉及一种，其中通过离子注入编码将沟道区的阈值电压分布分成两种，从而该多位闪存单元在单一存储单元中能够存储至少2位的多位信息。附图说明图1和图2为示意性示出制造闪存单元的方法的横截面图。图3为示出根据本专利技术实施例的闪存单元的1位操作实例的示意图。图4至图6为示意性示出根据本专利技术实施例使用离子注入编码来制造多位闪存单元的方法实例的横截面图。图7为示出根据本专利技术实施例的闪存单元2位操作实例的示意图。具体实施例方式本专利技术的实施例涉及制造多位闪存单元的方法，其通过仅在大约一半的沟道区中选择性注入离子而在两个沟道子区上提供不同的沟道区初始Vt。图4至图6为示意性示出根据本专利技术实施例使用离子注入编码来制造多位闪存单元的方法的横截面图。图7为示出根据本专利技术实施例的闪存单元的2位操作的示意图。参照图4，首先，以浅沟槽隔离工艺(STI)等在半导体衬底100上形成器件隔离阱150。在半导体衬底100上形成缓冲层210，缓冲层210包括将用作离子注入衬垫(pad)的氧化物膜。之后，形成光致抗蚀剂图案作为离子注入掩模230，其中离子注入掩模230选择性暴露与沟道区110的约一半区域相对应的部分115。通过将杂质离子选择性注入由光致抗蚀剂图案暴露的半导体衬底100中，在作为沟道区110一半的部分115中形成Vt编码层116。因此，在第二部分115和第一部分111中分别实现不同的Vt值，其中在该第二部分115中通过离子注入形成Vt编码层116，而在所述第一部分111中不进行离子注入。即，在沟道区110的第一部分111和第二部分115中分别实现Vt的第一和第二初始值(Vt-1，Vt-2)，以使沟道区110的第一部分111和第二部分115之间的Vt不同。换言之，可将第一部分111和第二部分115分别理解为第一和第二阈值电压(Vt-1，Vt-2)区111和115。由此，可将用于Vt编码层116的离子注入工艺理解为用于使沟道区110的两个子区之间的Vt不同的Vt编码工艺。参照图5，去除离子注入掩模230和缓冲层210，并在半导体衬底100上形成诸如氧化硅膜的隧道介电层300。参照图6，通过沉积、光刻和选择性蚀刻工艺在隧道介电层300上形成浮置栅极400和控制栅极500。层间绝缘层，例如浮置栅极400和控制栅极500之间的耦合介电层，可采用ONO层。连接至位线的漏极和单元之间的公共源极可通过其间的沟道区110彼此电连接，其中沟道区110是位于浮置栅极400和控制栅极500下方的衬底100的一部分。如果将其中一个设为源极，则另一个设为漏极，这取决于期望的单元操作。由于沟道区110的两个部分之间的Vt不同，所以这种闪存单元能够执行至少2位操作。该闪存单元在左夹断电压和右夹断电压下运行，所以能够同时执行存储左数据和右数据，从而能够实现每单元四种状态的操作。离子注入编码工艺也可在形成控制栅极500之后进行。如图4所示，离子注入掩模230暴露大约沟道区110的一半，并选择性注入离子。参照图6和图7，在第一阈值电压区111和第二阈值电压区115中分别实现Vt的第一和第二初始值Vt(Vt-1，Vt-2)。因此，能够实现第一擦除Vt-1和第一编程Vt-1，以及能够实现第二擦除Vt-2和第二编程Vt-2。由于根据施加至控制栅极500的电压能够实现本文档来自技高网...

【技术保护点】
一种方法，包括如下步骤：在半导体衬底的沟道区的第一部分中注入离子，而在所述半导体衬底的所述沟道区的第二部分中不进行离子注入；在所述沟道区上形成隧道介电层；以及在所述隧道介电层上形成浮置栅极和控制栅极。

【技术特征摘要】
KR 2005-12-9 10-2005-01205901.一种方法，包括如下步骤在半导体衬底的沟道区的第一部分中注入离子，而在所述半导体衬底的所述沟道区的第二部分中不进行离子注入；在所述沟道区上形成隧道介电层；以及在所述隧道介电层上形成浮置栅极和控制栅极。2.如权利要求1所述的方法，其中该方法用以制造多位闪存单元。3.如权利要求1所述的方法，还包括如下步骤在进行所述注入离子的步骤之前，在所述沟道区的所述第一部分上形成具有开口的离子注入掩模。4.如权利要求1所述的方法，其中所述沟道区的所述第一部分具有第一阈值电压；所述沟道区的所述第二部分具有第二阈值电压；以及所述第一阈值电压与所述第二阈值电压不同。5.如权利要求4所述的方法，其中所述第一阈值电压高于所述第二阈值电压。6.如权利要求1所述的方法，其中所述第一部分与所述第二部分具有近似相同的尺寸。7.如权利要求1所述的方法，其中所述第一部分与所述第二部分相比具有更高的注入离子浓度。8.一种多位闪存单元的制造方法，包括如下步骤在半导体衬底上形成隧道介电层；在所述隧道介电层上形成浮置栅极和控制栅极；形成暴露第一区的离子注入掩模，所述第一区与位于所述浮置栅极下方的半导体衬底中沟道区的一部分相对应；以及在由所述离子注入掩模暴露的区域中选择性注入离子，以将所述沟道区分成不注入离子的第一阈值电压区和注入离子的第二阈值电压区。9.如权利要求8所述的方法，其中所述选择性离子注入步骤包括如下步骤...

【专利技术属性】
技术研发人员：郭哲尚，
申请(专利权)人：东部电子股份有限公司，
类型：发明
国别省市：KR[韩国]