半导体器件的薄膜和金属线的制造方法技术

本发明专利技术提供一种形成半导体器件的薄膜和金属线的方法。该方法包括步骤：利用原子层沉积方法在半导体衬底上形成ＴａＮ膜；以及通过使ＴａＮ膜与ＮＯ↓［２］进行反应，将一部分ＴａＮ膜转化为Ｔａ，从而形成Ｔａ膜。其中ＮＯ↓［２］是通过将ＮＨ↓［３］与Ｏ↓［２］进行反应而形成。

【技术实现步骤摘要】

本专利技术涉及一种形成半导体器件的金属线的方法，更具体地，涉及一种具有铜布线的半导体器件的制造方法。
技术介绍
随着高速和高度集成的半导体器件的实现，形成于半导体器件内的金属线变得更精细，而且是多层的。在这种情况下，金属线的宽度也减小，从而导致由金属线的电阻和电容造成的信号延迟。因此，为了减小这种信号延迟，低电阻的铜已广泛用于形成金属线。与传统使用的金属相比，铜难以蚀刻。因此，通过镶嵌工艺形成铜布线，该工艺包括步骤首先形成沟槽；然后形成铜层以填充沟槽；最后进行化学机械抛光。由于铜易于扩散到其它层中，所以在用铜填充沟槽之前，在该沟槽上形成阻挡层。虽然可由Ta膜形成阻挡层，但Ta膜不能完全阻止铜的扩散。为此，由TaN形成阻挡层。虽然TaN膜能够比Ta膜更有效地阻止铜的扩散，但是，TaN膜具有与铜的粘合强度低的缺点。因此，目前由Ta/TaN的双层膜形成阻挡层，以提高半导体器件的可靠性。可利用物理气相沉积(PVD)工艺或原子层沉积(ALD)工艺形成双层膜阻挡层。但是，在通过PVD工艺形成双层膜阻挡层时，可能发生悬置(overhanging)现象，即如果通孔的深宽比(深度与宽度之比)大，则通孔的入口被阻塞，这导致不能适当地形成阻挡层。同时，在通过ALD方法形成双层膜阻挡层时，是利用不同的前驱物(precursor)来形成TaN膜和Ta膜，因此整个过程变得复杂。此外，由于所得的TaN膜中含有碳(C)和氧(O)，所以增大了TaN膜的电阻率。
技术实现思路
因此，根据本专利技术，提供一种易于形成Ta/TaN双层膜的方法，不会造成悬置现象。根据本专利技术的第一方案，提供一种形成半导体器件的薄膜的方法。该方法包括步骤利用原子层沉积方法在半导体衬底上形成TaN膜；以及通过使TaN膜与NO2进行反应，将一部分TaN膜转化为Ta膜。根据本专利技术的第二方案，提供一种形成半导体器件的金属线的方法。该方法包括步骤(a)在半导体衬底上形成层间绝缘膜；(b)在该层间绝缘膜上形成沟槽；(c)在步骤(b)中形成的半导体衬底上形成TaN膜，该TaN膜是利用原子层沉积(ALD)方法，由TaN形成的；(d)通过使TaN膜与NO2进行反应，将一部分TaN膜转化为Ta膜；以及(e)在该Ta膜上形成金属线。附图说明通过以下结合附图对于优选实施例的说明，本专利技术的上述以及其它特征将变得显而易见，在附图中图1是根据本专利技术第一优选实施例的半导体器件的金属线的剖视图；图2和图3提供剖视图以说明形成图1所示半导体器件的金属线的方法，其中省略了该方法的初始阶段；图4是根据本专利技术第二优选实施例的半导体器件的金属线的剖视图；及图5至图7以提供剖视图以说明形成图4所示半导体器件的方法，其中省略了该方法的初始阶段。具体实施例方式以下参照附图详细说明根据本专利技术的优选实施例，以使本领域的技术人员可容易地实施本专利技术。但是，应当理解，本专利技术不限于优选实施例，而是可以变化为多种方式。参照图1，提供根据本专利技术第一优选实施例的半导体器件10的金属线112的剖视图。如图1所示，在衬底100上形成蚀刻停止层104和层间绝缘膜106。衬底100可包括多个独立器件(未示出)或下层导体102。下层导体102可由铜(Cu)、铝(Al)、钨(W)、银(Ag)、金(Au)、铂(Pt)等形成。蚀刻停止层104可由SiN、SiH4等制成。层间绝缘膜106可通过以单层或多层的形式沉积诸如氟硅酸盐玻璃(FSG)、未掺杂硅酸盐玻璃(USG)、SiH4以及正硅酸乙酯(TEOS)等有机或无机绝缘材料而形成。或者，层间绝缘膜106可由诸如黑金刚石(BD)等介电常数值不大于3.0的低k材料形成。通过蚀刻停止层104和层间绝缘膜106形成沟槽T，通过沟槽T露出衬底100的下层导体102。此外，在沟槽T内形成有第一和第二金属阻挡层108和110以及电连接至下层导体102的金属线112。金属阻挡层108和110阻止金属线112的金属材料扩散到另一层，例如绝缘膜中，同时增强绝缘膜106和金属线112的粘合性。此外，第一和第二金属阻挡层108和110一起形成双层阻挡结构。第一金属阻挡层108可由TaN形成，第二金属阻挡层110可由Ta形成。金属线112可由低电阻的导电材料例如铜制成。以下，参照图2和图3，并结合图1，说明形成图1所示半导体器件10的金属线112的方法。图2和图3提供剖视图以说明形成根据本专利技术第一优选实施例的如图1所示半导体器件10的金属线112的方法，其中省略了该方法的初始步骤。如图2所示，在具有下层导体102的衬底100上沉积蚀刻停止层104和层间绝缘膜106。然后，通过利用光致抗蚀剂膜(未示出)的选择性蚀刻工艺，在层间绝缘膜106上形成沟槽T，从而通过沟槽T而部分地暴露蚀刻停止层104。然后，去除蚀刻停止层104的暴露部分，从而部分地暴露下层导体102。随后，利用原子层沉积(ALD)方法沉积TaN，同时将衬底100保持在约250到300℃的温度，从而获得第一金属阻挡层108。第一金属阻挡层108形成为厚度约1nm。可使用特丁基酰亚胺(三-二乙基酰胺)钽(TBTDET)(ertbutylimido(trisdiethylamide)tantalum)、五-(二乙基酰胺)钽(PEEAT)(pentakis(diethylamide)tantalum)、五-(二甲基酰胺)钽(PDMAT)(pentakis(dimethylamide)tantalum)、五-(乙基甲基氨基)钽(PEAMT)(pentakis(ethylmethylamino)tantalum)等作为形成第一金属阻挡层108的反应气体。这样形成的第一金属阻挡层108可能含有碳(C)和氧(O)。然后，使第一金属阻挡层108与氧化性氨(oxidizing ammonia)进行反应。结果，去除了第一金属阻挡层108的N，使得一部分第一金属阻挡层108转化为Ta，从而形成由Ta制成的第二金属阻挡层110，如图3所示。使第一金属阻挡层108与氧化性氨进行反应，直到第二金属阻挡层110的厚度变得与第一金属阻挡层108的厚度近似相同。在此过程中，还去除了第一金属阻挡层108中所含的碳(C)和氧(O)，使得剩余第一金属阻挡层108的TaN可具有较高的纯度。将NO3与O2在高温下反应而形成的NO2用作氧化性氨。然后，再次参照图1，在第二金属阻挡层110上沉积铜，从而获得填充由第二金属阻挡层110限定的沟槽T的铜层。随后，通过化学机械抛光工艺进行平坦化，最后获得金属线112以及金属阻挡层108和110。图4是根据本专利技术第二优选实施例的半导体器件20的金属线212的剖视图。如图4所示，在衬底200上形成蚀刻停止层204和层间绝缘膜206。衬底200可包括多个独立器件(未示出)或下层导体202。下层导体202可由铜(Cu)、铝(Al)、钨(W)、银(Ag)、金(Au)、铂(Pt)等形成。蚀刻停止层204可由SiN、SiH4等制成。层间绝缘膜206可通过以单层或多层的形式沉积诸如氟硅酸盐玻璃(FSG)、未掺杂硅酸盐玻璃(USG)、SiH4以及正硅酸乙酯(TEOS)等有机或无机绝缘材料而形成。或者，层间绝缘膜206可由诸如黑金刚石(BD)等介电常数值不大于3.0的低k材料形成。在本文档来自技高网...

【技术保护点】
一种形成半导体器件的薄膜的方法，包括步骤：利用原子层沉积工艺在半导体衬底上形成ＴａＮ膜；以及通过使所述ＴａＮ膜与ＮＯ↓［２］进行反应，将一部分所述ＴａＮ膜转化为Ｔａ膜。

【技术特征摘要】
KR 2005-12-29 10-2005-01343571.一种形成半导体器件的薄膜的方法，包括步骤利用原子层沉积工艺在半导体衬底上形成TaN膜；以及通过使所述TaN膜与NO2进行反应，将一部分所述TaN膜转化为Ta膜。2.如权利要求1所述的方法，其中，通过将NH3与O2进行反应而形成NO2。3.如权利要求1所述的方法，其中，所述TaN膜的厚度约为7nm或更小。4.如权利要求1所述的方法，其中所述Ta膜的厚度约为所述TaN膜厚度的一半...

【专利技术属性】
技术研发人员：白寅哲，李汉春，
申请(专利权)人：东部电子股份有限公司，
类型：发明
国别省市：KR[韩国]