半导体器件及其制造方法技术

一种半导体器件，其中包括在多个表面上具有沟道的多栅极ＭＩＳ晶体管，在绝缘膜（１２）上的沿给定方向形成的岛状半导体层（２１）的侧表面上的栅极绝缘薄膜（２３）上形成栅电极（２４），并且形成源电极／漏电极（２７ａ、２７ｂ）使其与半导体层（２１）接触。半导体层（２１）沿给定方向具有多个侧表面。由相邻的侧表面形成的所有的角均大于９０°。垂直于给定方向的截面为垂直和水平对称。

【技术实现步骤摘要】

本专利技术涉及一种包括在多个表面上具有沟道的多栅极金属-绝缘体-半导体(MIS)晶体管的。
技术介绍
近来，具有较强的抗短沟道效应作用的多栅极MISFET引起了注意。多栅极MISFET的例子有在作为有源区的凸出部分(鳍)的左右两个表面上都具有栅极的双栅极MISFET，在三个表面(即，上表面以及左右表面)上具有栅极的三栅极MISFET，以及其中栅极覆盖全部鳍的栅极环绕(GAA)MISFET。与常规的平面型MISFET相比，每种结构都提高了栅极的支配力度，由此抑制短沟道效应。也有人提出了为增加沟道迁移率而使用Ge作为沟道的方法。作为高迁移率材料的Ge和这些多栅极MISFET中的任何一个的组合大概都可以很好地适用于低功耗、高性能元件。如上所述的多栅极MISFET通常具有矩形鳍部分，因此存在一个问题，容易在拐角处发生电场集中，而这容易导致栅极绝缘膜的击穿。因此，为了使每个鳍角为钝角并减轻场集中，提出了具有五个或更多个角的多边形沟道的多栅极MISFET(JP-A2005-203798(KOKAI))。然而，JP-A 2005-203798的方法通过从初始衬底的选择性外延生长形成沟道部分，并且使用选择性外延生长中出现的平面表面，这样沟道区不具有垂直对称性。因此，通过该方法形成的多边形沟道不适用于具有最强的抗短沟道效应作用的GAA-MISFET。这是因为电场没有垂直对称地起作用，致使器件不稳定。同样，为了增加电流驱动，向由该方法制造的多栅极MISFET施加应变，需要所谓的异质外延生长，其生长不同于初始衬底材料的沟道材料晶体。不幸的是，像这样的不同材料的异质界面成为缺陷形成源，因此对器件的可靠性和泄漏特性具有不良的影响。另一方面，使用Ge作为沟道材料的多栅极Ge-MISFET通常可以通过使用Ge体衬底或绝缘体上锗(GOI)衬底作为初始衬底来制造。然而，Ge与Si在工艺条件上有很大的差异，然而目前还没有建立通过使用Ge形成窄鳍的工艺。而且，在具有大直径的整个衬底上形成GOI层使得很难减少缺陷密度。由此具有很多缺陷的GOI衬底极大地增加了漏电流。
技术实现思路
根据本专利技术的一个方案，提供一种半导体器件，包括半导体层，其沿给定方向以岛状形成在绝缘膜上并且沿给定方向具有多个侧表面，由相邻的侧表面形成的所有的角均大于90°，并且半导体层的垂直于给定方向的截面是垂直和水平对称的；形成在侧表面上的用作沟道的区域上的栅极绝缘膜；形成在栅极绝缘膜上的栅电极；以及形成为与半导体层接触且栅电极设置在其间的源电极和漏电极。根据本专利技术的另一方案，提供一种制造半导体器件的方法，包括在绝缘膜上形成SiGe层；根据MIS晶体管形成区域以岛状沿给定方向选择性刻蚀SiGe层，以形成岛状SiGe层；氧化岛状SiGe层以形成沿给定方向具有多个侧表面的Ge层，由相邻的侧表面形成的所有的角均大于90°，并且Ge层垂直于给定方向的截面是垂直和水平对称的；在Ge层的侧表面上的区域上形成栅极绝缘膜，该区域用作沟道； 在栅极绝缘膜上形成栅电极；以及通过使用栅电极作为掩膜，形成与Ge层接触的源电极和漏电极。附图说明图1是示出根据第一实施例的多栅极MISFET的布置概况的平面图；图2是示出根据第一实施例的多栅极MISFET的布置概况的透视图；图3是示出沿图1中的A-A’线截取的截面的示图；图4是示出沿图1中的B-B’线截取的截面的示图；图5A至5D是示出根据第一实施例的多栅极MISFET的制造步骤的截面图；图6是说明在第一实施例中使用的初始衬底的另一实例的截面图，并且示出Si/Ge/Si层叠结构；图7是对应于图5B的平面图并示出SiGe层形成为岛状时的状态；图8是示出图7的变型的平面图；图9是说明第一实施例的变型并示出除去SiGe层沟道下方的BOX层的一个实例的平面图；图10是示出沿图9中的B-B’线截取的截面的示图；图11A和11B是示出了根据第一实施例的多栅极MISFET的其它制造步骤的截面图；图12是示出根据第二实施例的多栅极MISFET的布置概况的平面图；图13是示出沿图12中的A-A’线截取的截面的示图；图14是示出沿图12中的C-C’线截取的截面的示图；图15A和15B是示出根据第二实施例的多栅极MISFET的制造步骤的截面图；以及图16A和16B是示出第二实施例的制造步骤的其它实例的截面视图。具体实施例方式下面将参考附图详细说明本专利技术的具体实施例。(第一实施例)图1至图4是用于说明根据本专利技术第一实施例的多栅极MISFET的布置概况的示图。图1为平面图，图2为透视图，图3是沿图1中的A-A’线截取的截面图，图4是沿图1中的B-B’线截取的截面图。在(100)Si衬底11上形成诸如氧化硅膜的掩埋绝缘膜12，并且在掩埋绝缘膜12上沿<110>轴方向形成岛状的Ge层(半导体层)21(图1至4)。Ge层21的岛(凸出部分)是FinFET的有源区。Ge层21具有垂直于<110>轴方向的六边形的截面，因此由相邻侧表面形成的所有角均大于90°(图2)。将栅极绝缘膜23形成在Ge层21的侧表面上，以便环绕Ge层21的中心部分，并且将栅电极24形成在栅极绝缘膜23上(图4)。就是说，在与<110>轴方向垂直的方向上将栅电极24形成在掩埋绝缘层12上，并且与Ge层21的中心部分相交(图1和2)。通过凭借使用栅电极24作为掩膜将杂质掺杂到Ge层21中来形成源极/漏极扩展层25(25a和25b)(图3)。通过使用侧壁回蚀技术在栅电极24的侧面部分上形成侧壁绝缘膜26(图2和3)。将栅电极24和栅极侧壁绝缘膜26用作掩膜，来形成与Ge层21和扩展层25相接触的源电极/漏电极27(27a和27b)(图2和3)。以这种方式制造多栅极MISFET。本实施例的MISFET的沟道由Ge制成，并且沟道宽度方向上的截面(沿与沟道长度方向垂直的方向截取的截面)为六边形。从沟道长度方向上观察的四个右和左表面是(111)表面，而从相同方向上观察的两个上和下表面是(100)表面。栅绝缘膜23可以由SiO2或介电常数比SiO2高的绝缘膜材料(高k绝缘膜)制成。例如SiON、Si3N4、Al2O3、Ta2O5、TiO2、La2O5、CeO2、ZrO2、HfO2、SrTiO3和Pr2O3。通过将金属离子混合在氧化硅中而形成的诸如硅酸锆和硅酸铪的材料也是有效的，而且还可以组合这些材料。可以适当地选择每一代晶体管所需的材料作为栅电极24。例如多晶硅、SiGe、硅化物、二价锗硅化物、以及各种金属。锗化物、二价锗硅化物或硅化物可以用作源电极/漏电极27。参照图3，将掺杂杂质的半导体层25形成在源电极/漏电极27和沟道之间。然而，整个结构也可以由金属制成。就是说，在没有将掺杂杂质的半导体层25形成在源电极/漏电极27和沟道之间的情况下，也可以形成所谓的金属源极/漏极结构。栅极侧壁绝缘膜26优选为氧化硅膜、氮化硅膜或这些膜的层叠膜。图5A至5D是示出用来说明根据第一实施例的MISFET结构的制造工艺的主要步骤的示意图。如图5A所示，初始衬底是绝缘体上SiGe(SGOI)衬底，或者是通过在绝缘体上Si(SOI)衬底上外延生长含有Si本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包括：半导体层（２１），其沿给定方向在绝缘膜（１２）上形成为岛状并且沿所述给定方向具有多个侧表面，由相邻的所述侧表面形成的所有的角均大于９０°，并且该半导体层（２１）垂直于所述给定方向的截面为垂直和水平对称 ；形成在所述侧表面上的用作沟道的区域上的栅极绝缘膜（２３）；形成在所述栅极绝缘膜上的栅电极（２４）；以及形成为与所述半导体层（２１）接触的源电极和漏电极（２７ａ、２７ｂ），所述栅电极（２４）设置在所述源电极和漏电极（ ２７ａ、２７ｂ）之间。

【技术特征摘要】
JP 2006-2-15 038252/20061.一种半导体器件，其特征在于包括半导体层(21)，其沿给定方向在绝缘膜(12)上形成为岛状并且沿所述给定方向具有多个侧表面，由相邻的所述侧表面形成的所有的角均大于90°，并且该半导体层(21)垂直于所述给定方向的截面为垂直和水平对称；形成在所述侧表面上的用作沟道的区域上的栅极绝缘膜(23)；形成在所述栅极绝缘膜上的栅电极(24)；以及形成为与所述半导体层(21)接触的源电极和漏电极(27a、27b)，所述栅电极(24)设置在所述源电极和漏电极(27a、27b)之间。2.根据权利要求1所述的器件，其特征在于所述栅极绝缘膜(23)和所述栅电极(24)形成在所有的所述侧表面上，以便包围所述半导体层(21)的一部分。3.根据权利要求1所述的器件，其特征在于所述半导体层(21)由Ge形成。4.根据权利要求1所述的器件，其特征在于所述半导体层(21)的所述沟道由Ge形成，并且由从Si和SiGe组成的组中选择的材料形成的扩展层(25a、25b)形成在所述源电极和漏电极(27a、27b)中的每一个与所述沟道之间。5.根据权利要求1所述的器件，其特征在于所述半导体层(21)的所述沟道由Ge形成，并且所述源电极和漏电极(27a、27b)由从锗化物，二价锗硅化物和硅化物组成的组中选择的材料形成，并形成为与所述沟道接触。6.根据权利要求1所述的器件，其特征在于所述绝缘膜(12)形成在(100)单晶半导体衬底(11)上，并且沿所述衬底(11)的<110>轴方向形成所述半导体层(21)。7.根据权利要求1所述的器件，其特征在于所述侧表面中的四个是(111)表面。8.根据权利要求1所述的器件，其特征在于垂直于给定方向的所述半导体层(21)的所述截面是六边形。9.根据权利要求1所述的器件，其特征在于所述栅电极(24)沿与所述给定方向相交的方向形成在所述绝缘膜(12)上。10.一种半导体器件，其特征在于包括(100)衬底(11)；形成在所述衬底(11)上的掩埋绝缘膜(12)；半导体层(21)，其沿所述衬底(11)的<110>轴方向以岛状形成在所述掩埋绝缘膜(12)上并且沿所述<110>轴方向具有多个侧表面，由邻近的所述侧表面形成的所有的角均大于90°，并且所述半导体层(21)垂直于所述<110>轴方向的截面为垂直和水平对称的六边形；栅极绝缘膜(23)，其形成在所述侧表面上的用作沟道的区域上以便包围所述半导体层(21)的一部分；栅电极(24)，其形成在所述栅极绝缘膜(23)上以便包围所述半导体层(21)的一部分；以及源电极和漏电极(27a、27b)，形成为与所述半导...

【专利技术属性】
技术研发人员：入泽寿史，沼田敏典，高木信一，杉山直治，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]