【技术实现步骤摘要】
本专利技术涉及，特别涉及在半导体衬底上形成多层布线层而形成的。
技术介绍
以往，作为在形成在半导体衬底上的多层布线层中使各个布线层之间或布线层与半导体衬底表面的规定区域之间电连接的方法，已知有使用导电性连接插塞(plug)的如下这样的方法。首先，在半导体衬底表面、或下层布线层等的基底层上形成第1绝缘层，在该第1绝缘层上形成贯穿第1绝缘层地与基底层电连接的导电性连接插塞。进而，在该第1绝缘层上形成覆盖连接插塞的第2绝缘层。然后，在第2绝缘层上设置开口部，该开口部具有比配置有连接插塞的连接插塞区域更大的形状，且包含连接插塞区域，连接插塞的表面因该开口部而露出。进而，在第2绝缘层上和设置于第2绝缘层的开口部内淀积导电膜，通过将该导电膜图形化，在第2绝缘层上形成与连接插塞电连接的布线层。这样的构造，例如被公开在下述专利文献1的图4以及说明该图的段落中。在专利文献1中，在形成在下部导电层20上的第1层间绝缘层22上，形成贯穿第1层间绝缘层22、并与下部导电层20电连接的导电体插塞30，在第1层间绝缘层22上覆盖导电体插塞30地形成第2层间绝缘层34。然后，在第2层间绝缘...
【技术保护点】
一种半导体器件的制造方法，其特征在于，包括： 在形成在基底层上的第１绝缘层上，形成表面从上述第１绝缘层露出、且贯穿上述第１绝缘层地与上述基底层电连接的导电性连接插塞的工序； 在上述连接插塞的上述表面上和上述第１绝缘层上，形成第２绝缘层的工序； 在上述第２绝缘层上，设置露出上述连接插塞和上述第１绝缘层的开口部的蚀刻工序； 在上述第２绝缘层上和上述开口部内淀积导电膜的工序；和 将所淀积的上述导电膜图形化而在上述第２绝缘层上形成与上述连接插塞电连接的布线层的工序； 上述连接插塞的作为上述表面的连接插塞区域，具有由第１长度方向和第１宽度方向形成的...
【技术特征摘要】
JP 2006-3-8 2006-0630731.一种半导体器件的制造方法，其特征在于，包括在形成在基底层上的第1绝缘层上，形成表面从上述第1绝缘层露出、且贯穿上述第1绝缘层地与上述基底层电连接的导电性连接插塞的工序；在上述连接插塞的上述表面上和上述第1绝缘层上，形成第2绝缘层的工序；在上述第2绝缘层上，设置露出上述连接插塞和上述第1绝缘层的开口部的蚀刻工序；在上述第2绝缘层上和上述开口部内淀积导电膜的工序；和将所淀积的上述导电膜图形化而在上述第2绝缘层上形成与上述连接插塞电连接的布线层的工序；上述连接插塞的作为上述表面的连接插塞区域，具有由第1长度方向和第1宽度方向形成的长尺形状，从上述开口部露出的开口区域具有由第2长度方向和第2宽度方向形成的长尺形状，在上述蚀刻工序中，对上述开口部进行对位，使得上述连接插塞区域的上述第1长度方向与上述开口区域的上述第2长度方向形成规定角度地交叉。2.根据权利要求1所述的半导体器件的制造方法，其特征在于，上述连接插塞区域和上述开口区域相互配置成上述连接插塞区域的上述第1长度方向上的两边缘部从上述开口区域突出出来，并且上述开口区域的上述第2长度方向上的两边缘部从上述连接插塞区域突出出来。3.根据权利要求1或2所述的半导体器件的制造方法，其特征在于，上述连接插塞区域和上述开口区域的形状是长方形。4.根据权利要求1或2所述的半导体器件的制造方法，其特征在于，上述连接插塞区域和上述开口区域的形状是椭圆形。5.根据权利要求1～4中的任意一项所述的半导体器件的制造方法，其特征在于，上述第1长度方向与上述第2长度方向所成的上述角度为90度。6.根据权利要求1～5中的任意一项所述的半导体器件的制造方法，其特征在于，淀积在上述第2绝缘层上和上述开口部内的上述导电膜是采用溅射法淀积的。7.根据权利要求1～6中的任意一项所述的半导体器件的制造方法，其特征在于，上述导电膜的材料是氮化钛。8.根据权利要求1～6中的任意一项所述的半导体器件的制造方法，其特征在于，上述导电膜的材料是氮化铝钛。9.根据权利要求1～8中的任意一项所述的半导体器件的制造方法，其特征在于，具有在上述第2绝缘层上和上述开口部内覆盖上述布线层地形成第3绝缘层的工序。10.根据权利要求1～9中的任意一项所述的半导体器件的制造方法，其特征在于，上述连接插塞区域的上述第1长度方向上的长度与上述开口区域的上述第2长度方向上的长度不同。11.根据权利要求1～10中的任意一项所述的半导体器件的制造方法，其特征在于，上述布线层是与隔着强电介质膜层叠下部电极和上部电极而形成的电容的上述上部电极电连接的布线层，上述第2绝缘...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。