【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及以碳化硅为原料的低通态电阻、高电压的纵型MOSFET的结构以及制造方法。
技术介绍
单晶碳化硅(SiC)与单晶硅(Si)相比，具有带隙宽、绝缘破坏强度大、电子的饱和漂移速度大等优良的物理性能。因而，通过将SiC用作原材料，可以制作超过了Si的界限的高耐压且低电阻的电力用半导体元件。另外，SiC与Si同样具有通过热氧化可以形成绝缘层的特征。从这几点来看，我们认为可以实现以单晶SiC为原料的高耐压且低通态电阻的纵型MOSFET，并进行多次的研究开发。在将SiC用作原料时，通过一般应用在Si上的双重扩散法制作纵型MOSFET是行不通的。这是因为杂质元素的扩散系数在SiC结晶内极小，故由于p以及n型杂质的横向扩散长度的差而不能形成沟道区域。因此，与Si的D-MOSFET类似的纵型MOSFET通过p以及n型杂质的离子注入来制作。但是，在该方法中，因离子注入而引起的大量的结晶缺陷残留在沟道区域内，并使在沟道内感应的导电电子散乱，因此电子迁移率降低。用双重离子注入法制作的SiC纵型MOSFET，其沟道迁移率为5cm2/Vs以下，与Si的D-MOSFET的约50...
【技术保护点】
一种半导体器件，其特征在于：在第１导电型碳化硅衬底（１）上形成有由第１导电型碳化硅构成的第１淀积膜（２）；在其上形成有由第１导电型碳化硅构成的第２淀积膜（３３）；进而，在其上形成有由第２导电型碳化硅构成的第３淀积膜（ ３２），在该第３淀积膜内有选择地形成有第１导电型的基极区域（４）和第２导电型的栅极区域（１１）；至少在该第２导电型的栅极区域的表面上隔着栅极绝缘膜（６）设有栅极（７）；在所述第２导电型的栅极区域（１１）内有选择地形成有第１导 电型的高浓度源极区域（５）；漏极（１０）与所述第１导电型碳化...
【技术特征摘要】
【国外来华专利技术】JP 2004-11-18 334920/20041.一种半导体器件，其特征在于在第1导电型碳化硅衬底(1)上形成有由第1导电型碳化硅构成的第1淀积膜(2)；在其上形成有由第1导电型碳化硅构成的第2淀积膜(33)；进而，在其上形成有由第2导电型碳化硅构成的第3淀积膜(32)，在该第3淀积膜内有选择地形成有第1导电型的基极区域(4)和第2导电型的栅极区域(11)；至少在该第2导电型的栅极区域的表面上隔着栅极绝缘膜(6)设有栅极(7)；在所述第2导电型的栅极区域(11)内有选择地形成有第1导电型的高浓度源极区域(5)；漏极(10)与所述第1导电型碳化硅衬底(1)的表面低电阻连接；在所述第1淀积膜(2)和所述第2淀积膜(33)之间设有第2导电型的高浓度栅极层(31)；源极(9)与所述高浓度源极区域(5)和所述高浓度栅极层(31)的表面低电阻连接；该第2导电型的高浓度栅极层具有部分欠缺部(24)，所述第2淀积膜(33)与所述第1淀积膜(2)在该部分欠缺部(24)直接相接，进而在该部分欠缺部(24)的投影区域，所述第3淀积膜(32)内的所述第1导电型的基极区域(4)与所述第2淀积膜(33)直接相接。2.如权利要求1所述的半导体器件，其特征在于，有选择地形成在所述第3淀积膜(32)内的所述第2导电型的栅极区域(11)的与所述栅极绝缘膜(6)相接的部分的第2导电型杂质浓度为2×10cm以下。3.如权利要求1所述的半导体器件，其特征在于，将所述第2导电型层的高浓度的栅极层(31)形成在所述第1淀积膜(2)内。4.如权利要求1所述的半导体器件，其特征在于，所述第2导电型层的高浓度栅极层(31)为由形成在第1淀积膜(2)上的高浓度的第2导电型碳化硅构成的第4淀积膜。5.一种半导体器件的制造方法，用于制造权利要求1所述的半导体器件，其特征在于具有在所述第1淀积膜(2)上部分地形成所述第2导电型的高浓度栅极层(31)的工序，在该第2导电型的高浓度栅极层(31)上、以及在所述部分欠缺部(24)露出的所述第1淀...
【专利技术属性】
技术研发人员：八尾勉，原田信介，岗本光央，福田宪司，
申请(专利权)人：独立行政法人产业技术综合研究所，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。