带有波浪形沟槽或栅极的半导体器件及其制造方法技术

本发明专利技术公开一种半导体器件及其制造方法，包括：形成用于形成鳍式有源区的沟槽，所述沟槽具有波浪形，以便不会使栅极与有源区连接，从而提高所述栅极中流动的电流速度，并且减少存储电极中的漏电流。另外，所述有源区沿纵向扩展，以确保足够的存储节点接触面积。

【技术实现步骤摘要】

本专利技术整体涉及半导体器件及其制造方法，更具体地说，涉及 一种半导体器件及其制造方法，所述方法包括形成波浪形沟槽或波浪形栅极，该波浪形沟槽或波浪形栅极用于形成沿纵向扩展的鳍式有源 区。
技术介绍
随着半导体器件的集成度越来越高，形成有源区和器件隔离结 构的工序余量已经减小。当栅极临界尺寸减小时，通道长度减小，这导致使半导体器件 的电特性下降的短通道效应。为了消除短通道效应，已经使用了包括凹式栅极和鳍式栅极的多通道FET (McFET)。通过将半导体基板的局部栅极区蚀刻至给定深度以增加通道长 度来获得凹式栅极。通过形成鳍式有源区以增加栅极之间的接触面积来获得鳍式栅 极，从而改善栅极的驱动能力和半导体器件的电特性。图la和图lb是示出传统半导体器件的平面图。图la是示出具 有用于形成鳍式有源区的沟槽的半导体器件的平面图，图lb是示出 具有栅极的半导体器件的平面图。在半导体基板10上方形成限定条状有源区20的器件隔离结构 30。有源区20布置为岛状区域。沿着形成栅极40的区域将器件隔离结构30蚀刻至给定深度， 以形成用于形成鳍式有源区20的沟槽T。在沟槽T和有源区20上方 形成栅极40。图2a和图2b是示出具有鳍式栅极的传统半导体器件的横截面 图。图2a是沿图lb的X-X'截取的横截面图，图2b是沿图lb的Y-Y' 截取的横截面图。在半导体基板11上方形成限定条状有源区21的器件隔离结构31。将具有栅极41的器件隔离结构31蚀刻至给定深度以形成鳍式 有源区21。在有源区21上方形成栅极氧化膜51，并且在有源区21和器件 隔离结构31上方形成栅极41。栅极41与相邻的有源区21相连接， 这会导致干涉现象。这会降低栅极41的电流速度并且在存储节点区域中产生漏电流。图3a和图3b是示出具有鞍式栅极的传统半导体器件的横截面 图。图3a是沿图lb的X-X'截取的横截面图，图3b是沿图lb的Y-Y'截取的横截面图。在半导体基板12上方形成限定条状有源区22的器件隔离结构32。将器件隔离结构32蚀刻至给定深度以形成鳍式有源区22。 蚀刻有源区22以形成凹陷区。在有源区22上方形成栅极氧化膜52，在鳍式有源区22、凹陷 区和器件隔离结构32上方形成鞍式栅极42。在鞍式栅极42中，工作电压增加，但是会产生寄生电容。图4a和图4b是示出具有凹式栅极的传统半导体器件的横截面 图。图4a是沿图lb的X-X'截取的横截面图，图4b是沿图lb的Y-Y' 截取的横截面图。在半导体基板13上方形成限定条状有源区23的器件隔离结构33。蚀刻有源区23以形成凹陷区。在有源区23上方形成栅极氧化膜53，在凹陷区和器件隔离结构 33上方形成凹式栅极43。形成于器件隔离结构33上方的凹式栅极43与有源区23的边缘连接，而没有确保足够的存储节点接触面积。因此，增加了在存储节 点接触区域中的漏电流，降低了刷新特性。图5a和图5b是示出具有球状凹式栅极的传统半导体器件的横截面图。图5a是沿图lb的X-X'截取的横截面图，图5b是沿图lb 的Y-Y'截取的横截面图。在半导体基板14上方形成限定条状有源区24的器件隔离结构34。蚀刻有源区24以形成凹陷区。通过等向性刻蚀工序对凹陷区进一步蚀刻，以形成球状凹陷区。 在有源区24上方形成栅极氧化膜54，在球状凹陷区和器件隔离 结构34上方形成球状凹式栅极44。球状凹式栅极44的工作电流高于凹式栅极43的工作电流。但 是，与凹式栅极43 —样，形成于器件隔离结构34上方的球状凹式栅 极44与有源区24的边缘连接，而没有确保足够的存储节点接触面积。 因此，增加了存储节点接触区域中的漏电流，降低了半导体器件的刷 新特性。
技术实现思路
本专利技术实施例提供一种半导体器件及其制造方法，所述方法包 括形成用于形成鳍式有源区的波浪形沟槽，以防止栅极与相邻的有源 区连接，从而提高所述栅极中流动的电流速度，并且减少存储节点中 的漏电流，以改善所述半导体器件的刷新特性。本专利技术的其它实施例提供一种半导体器件及其制造方法，所述 方法包括沿纵向扩展所述有源区的区域，以确保足够的存储节点接触 面积，从而增加所述半导体器件的工序余量，并且改善所述半导体器 件的电特性。根据本专利技术的实施例，提供一种半导体器件，其包括条状有 源区，其形成在半导体基板上方；器件隔离结构，其限定所述有源区； 沟槽，其在与所述有源区的纵向两端相邻的部分中具有凹入波浪形，所述沟槽通过蚀刻所述器件隔离结构的一部分而形成；以及栅极，其形成在所述沟槽和所述有源区上方。根据本专利技术的实施例，提供一种半导体器件，其包括条状有 源区，其形成在半导体基板上方；器件隔离结构，其限定所述有源区； 以及栅极，其形成在所述有源区和所述器件隔离结构上方，并且所述 栅极在与所述有源区的纵向两端相邻的部分中具有凹入波浪形。所述 有源区沿纵向扩展，从而更接近所述栅极的凹入部分。根据本专利技术的实施例，提供一种半导体器件，其包括条状有 源区，其形成在半导体基板上方；器件隔离结构，其限定所述有源区； 以及栅极，其形成在所述有源区和所述器件隔离结构上方，并且所述 栅极在与所述有源区的纵向两端相邻的部分中具有凹入波浪形，并且 在相对部分中具有凸出波浪形。所述有源区沿纵向扩展，从而更接近 所述栅极的凹入部分。根据本专利技术的实施例，提供一种制造半导体器件的方法，其包 括下列步骤在半导体基板上方形成器件隔离结构，所述器件隔离结 构限定条状有源区；蚀刻所述器件隔离结构的一部分以形成沟槽，所 述沟槽在与所述有源区的纵向两端相邻的部分中具有凹入波浪形；以 及在所述沟槽和所述器件隔离结构上方形成栅极。根据本专利技术的实施例，提供一种制造半导体器件的方法，其包 括下列步骤在半导体基板上方形成器件隔离结构，所述器件隔离结 构限定条状有源区；以及在所述有源区和所述器件隔离结构上方形成 栅极，所述栅极在与所述有源区的纵向两端相邻的部分中具有凹入波 浪形。在形成所述器件隔离结构的过程中，所述有源区沿纵向扩展， 从而更接近所述栅极的凹入部分。根据本专利技术的实施例，提供一种制造半导体器件的方法，其包 括下列步骤在半导体基板上方形成器件隔离结构，所述器件隔离结 构限定条状有源区；以及在所述有源区和所述器件隔离结构上方形成 栅极，所述栅极在与所述有源区的纵向两端相邻的部分中具有凹入波 浪形，并且在相对部分中具有凸出波浪形。在形成所述器件隔离结构 的过程中，所述有源区沿纵向扩展，从而更接近所述栅极的凹入部分。 附图说明图la和图lb是示出传统半导体器件的平面图。图2a和图2b是示出具有鳍式栅极的传统半导体器件的横截面图。图3a和图3b是示出具有鞍式栅极的传统半导体器件的横截面图。图4a和图4b是示出具有凹式栅极的传统半导体器件的横截面图。图5a和图5b是示出具有球状凹式栅极的传统半导体器件的横 截面图。图6a和图6b是示出根据本专利技术实施例的半导体器件的平面图。图7a和图7b是示出根据本专利技术实施例的具有鳍式栅极的半导 体器件的横截面图。图8a和图8b是示出根据本专利技术实施例的具有鞍式栅极的半导 体器件的横截面图。图9a和图9b是示出根据本专利技术实施例的具有球状凹式栅极的 半导体器件的横截面图。图IO是示出根据本专利技术实施例的半导体器件的平面图。图lla和图本文档来自技高网...

【技术保护点】
一种半导体器件，包括：条状有源区，其形成在半导体基板上方；器件隔离结构，其限定所述有源区；沟槽，其在与所述有源区的纵向两端相邻的部分中具有凹入波浪形，所述沟槽通过蚀刻所述器件隔离结构的一部分而形成；以及栅极， 其形成在所述沟槽和所述有源区上方。

【技术特征摘要】
KR 2006-7-28 10-2006-00715491.一种半导体器件，包括条状有源区，其形成在半导体基板上方；器件隔离结构，其限定所述有源区；沟槽，其在与所述有源区的纵向两端相邻的部分中具有凹入波浪形，所述沟槽通过蚀刻所述器件隔离结构的一部分而形成；以及栅极，其形成在所述沟槽和所述有源区上方。2. 根据权利要求1所述的半导体器件，其中， 所述沟槽与所述有源区的纵向两端相隔的距离小于所述栅极的宽度的一半。3. 根据权利要求1所述的半导体器件，其中， 所述沟槽还包括凹陷区，在所述凹陷区处对所述有源区的与所述栅极重叠的部分进行蚀刻。4. 根据权利要求1所述的半导体器件，其中， 所述沟槽还包括球状凹陷区，在所述球状凹陷区处对所述有源区的与所述栅极重叠的部分进行蚀刻。5. 根据权利要求1所述的半导体器件，其中， 所述栅极在与所述有源区的纵向两端相邻的部分中具有凹入波浪形。6. 根据权利要求1所述的半导体器件，其中， 所述栅极在与所述有源区的纵向两端相邻的部分中凹入，并且在相对部分中凸出。7. —种半导体器件，包括 条状有源区，其形成在半导体基板上方； 器件隔离结构，其限定所述有源区；以及栅极，其形成在所述有源区和所述器件隔离结构上方，所述栅 极在与所述有源区的纵向两端相邻的部分中具有凹入波浪形，其中，所述有源区沿纵向扩展，从而更接近所述栅极的凹入部分。8. 根据权利要求7所述的半导体器件，其中， 所述有源区的扩展部分的宽度小于所述栅极的宽度的一半。9. 根据权利要求7所述的半导体器件，其中， 所述有源区具有凹陷区，在所述凹陷区处对所述有源区的与所述栅极重叠的部分进行蚀刻。10. 根据权利要求7所述的半导体器件，其中， 所述有源区具有球状凹陷区，在所述球状凹陷区处对所述有源区的与所述栅极重叠的部分进行蚀刻。11. 一种半导体器件，包括 条状有源区，其形成在半导体基板上方； 器件隔离结构，其限定所述有源区；以及栅极，其形成在所述有源区和所述器件隔离结构上方，所述栅 极在与所述有源区的纵向两端相邻的部分中具有凹入波浪形，并且在 相对部分中具有凸出波浪形，其中，所述有源区沿纵向扩展，从而更接近所述栅极的凹入部分。12. 根据权利要求11所述的半导体器件，其中， 所述有源区的扩展部分的宽度小于所述栅极的宽度的一半。13. 根据权利要求11所述的半导体器件，其中，所述有源区具有凹陷区，在所...

【专利技术属性】
技术研发人员：白承周，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]