本发明专利技术提供一种制作集成电路薄膜电阻器的方法，其包括：在衬底上方形成第一介电层（１８Ｂ）；以及通过在所述第一介电层上形成虚设填充层（９Ａ）且在所述第一虚设填充层上方形成第二介电层（１８Ｄ）而提供用以降低其头部电阻率差异的结构。在所述第二介电层（１８Ｄ）上形成薄膜电阻器（２）。在所述薄膜电阻器和所述第二介电层上形成第一层间介电层（２１Ａ）。在所述第一层间介电层上形成第一金属层（２２Ａ），且所述第一金属层电接触所述薄膜电阻器的一部分。优选地，将所述第一虚设填充层形成为若干部分的重复图案，使得所述重复图案相对于所述薄膜电阻器（２）的多个边缘对称地对准。优选地，将所述第一虚设填充层形成为充分延伸而远远超过所述薄膜电阻器的末端，以确保只有可忽略量的由未对准引起的系统电阻误差。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及集成电路薄膜电阻器，且更明确地说，涉及提供薄膜电阻器的头 部电阻率的极低差异的薄膜电阻器结构和方法。
技术介绍
图1展示现有技术薄膜电阻器30的平面图，所述电阻器30可由(例如)硅铬 (sichrome， SiCr)(由参考标号2指示)组成。图2展示图1的薄膜电阻器结构30的截 面图。参看图l和2，电阻器结构30的薄膜电阻层2具有宽度为W的细长矩形配置，其 包括长度为L的中央本体部分和两个相同头部部分22A和22B，所述头部部分分别 由金属导体24A和24B接触。图2展示包括现有技术薄膜电阻器结构的现有技术集成电路的一部分的准确截面 图，其中硅铬(SiCr)薄膜电阻器2形成在层和区18上，所述层或区18包括若干常规 金属前介电层(未图示)。术语金属前电介质在集成电路工业中是众所周知的， 且包括具有稍微不同掺杂的不同毗邻金属前介电层，其中包括(例如) 一个或一个以上 硼磷TEOS(正硅酸四乙酯)层。在向集成电路施加下一层之前，可对金属前介电层18进行化学机械抛光(CMP)以 对其顶部表面进行精确平坦化，但通常不会这样做。因而，介电层18的上部表面实际上 可能非常光滑或可能相当粗糙。层18形成在硅层16上，所述硅层16自身可形成在 硅晶片衬底上。SiCr薄膜电阻器2形成在层间电介质层或区21上，所述层或区21由若干介电 子层(未图示)形成。薄膜电阻器头部22A可由TiW (钛钨)组成，其延伸穿过氧 化物区20的介电子层中的开口，以与SiCr电阻器2的左侧末端或头部进行电接触，且 与金属化层24A、 B的一部分24A接触，其中所述金属化层通常由铝形成且形成在层间 介电区21的上部表面上。以类似方式，金属化层24A、 B的单独部分24B与SiCr电阻 器2的右侧末端或头部电接触。互连金属2导体24A和24B沿着介电层21的表面延 伸，且连接到各种电路元件(未图示)(例如晶体管、电容器和电阻器)的电极，且还可 经由适当传导通孔连接到金属1导体(例如导体9)。图3展示针对各种电阻器本体长度L的Rtotal与WCORRECTED 的乘积的图。Rtotal是 具有特定宽度的薄膜电阻器的总电阻，且Wc。rrected等于W-AW，其中AW是在制造过 程期间发生的电阻器宽度W中的误差。穿过测量数据点35的线的斜度等于薄膜电阻器 的薄片电阻RS body。图1的电阻器30的电阻的等式为 Rtotal- RSBODY*[ L/(W - AW)] + 2R腿d，其中RSBODY是电阻器本体的薄片电阻，且RHEAD是薄膜电阻器30的一个末端部分 或头部部分的头部电阻。头部电阻RHEAD由以下等式给出 Rhead — [Rheadrstvty^Lhead]/Ahead ,其中R headrstvty 是头部电阻率，LHEA。是电阻头部的长度，且ahead是电阻头部的面积。 A脆d等于LHEAD*(W- AW)。头部电阻率R隨。rstvty等于头部电阻R阻d乘以经校正薄膜电 阻宽度W- AW。由此，可针对RTOTAL书写以下等式RT0TAL = RSBODY*[L/(W匿AW)] + 2*RHEADRSTVTY/(W - AW)。 由此，图3所示的穿过数据点35的线的等式可书写为 Rt鼠沐(W-AW)-RS BOdy^LbOdy + 2^Rheadrstvty。请注意，存在其它确定头部电阻率rheadkstvty的方式。举例来说，可使用三个不同薄膜电阻器(其中两个具有相同宽度且两个具有相同长度)以通过同时求解三个等式来确定AW、 AL和薄片电阻RSB。dy。由于针对所述三个电阻器测量得到三个电阻且长度L和 宽度W是已知量，可同时求解所述三个等式以获得AL、 AW和薄片电阻的值。针对三个 电阻器(长度Ll且宽度Wl的Rl、长度L2且宽度W2的R2以及长度L3且宽度W3 的R3)的三个此类等式为△L = ((R1*L3)-(R3*L1))/(R3-R1)，假设W3 = Wl，△W = ((R2*W2)-(R3*W3))/(R3-R2)，假设L2二L3，以及RSB0DY = R2((W2+AW)/(L2+AL))。头部电阻率与AL项有关，所以如果电阻较高，则视为电阻器加长。如果电阻较低， 则视为电阻器缩短。在任何情况下，将头部电阻率包括为AL项的一部分。应了解，尽可能增加薄膜电阻器的精确度要求使头部电阻率差异最小化。以上针对 电阻器2的总电阻RK^L的等式包括针对两个头部电阻率以及电阻器本体的长度和宽度 的项，且本专利技术集中在最小化/降低电阻器的头部电阻率分量的差异上。还应了解，对于例如串DAC (数字一模拟转换器)中的非常低值的薄膜电阻器(即，非常短的薄膜电阻器)，其中串电阻器可具有例如约140欧姆到最多IOOO欧姆的较低值， 头部电阻率可能占特定电阻器的总电阻的非常大比例。因而，在串DAC制造中获得较高 准确度就要求增加串DAC中每一电阻器的电阻的准确度，且要求控制集成电路制造过程 以便最小化薄膜串电阻器的头部电阻率的差异。实际或校正的薄膜电阻器宽度W-AW是设计值W与误差量AW之间的差值。 通常，薄膜电阻器在制造期间经历宽度改变AW，在一些情况下，其可能是非常显著的， 且值AW是设计值W与电阻器在制成后的实际宽度之间的差值。(通常，在己知AW之 后，接着用所述量AW来校正掩模组的恰当中间掩模，所以随后制造的集成电路中的电 阻器的实际宽度非常精确地等于W。)可通过制造宽度相同但长度全部不同的许多薄膜电阻器来根据经验确定头部电阻 率。预期AW对于所有所述电阻器是相同的，所以可绘制如图3所示的图，且可将头部 电阻率确定为所述数据的Y轴截距。因此，可针对由特定过程制造的足够多薄膜电阻器准确地确定薄膜电阻器的头部电 阻率，且可确定所述过程的头部电阻率的准确度和差异。已经在集成电路芯片制作过程中频繁地结合使用化学/机械抛光(CMP)来利用虚 设填充。还已经在薄膜电阻器阵列下方利用虚设填充，以分散在修整薄膜电阻器期间反 射的激光束能量，以便降低反射激光能量与入射激光束的光学干扰，进而改进对薄膜电 阻器的激光修整，如在2004年11月16日颁予Beach等人的第6,818,966号共同转让专 利中描述。在CMP过程中，必须抛光适当密度的材料以避免局部过度抛光(称为凹陷)， 这可在抛光后产生非平坦表面。非平坦表面与许多常规集成电路处理步骤不相适应。举 例来说，如果在非平坦表面上沉积互连金属化层且所得表面接着经受CMP操作，那么可 存在不良的金属化残余，其不能被充分移除。此类不良金属化残余可造成电气短路或降 低集成电路处理合格率的其它问题。当在薄膜电阻器附近执行CMP操作时，上文提及的凹陷可在薄膜电阻器的电阻 和电阻比率匹配中造成较大系统误差。这是因为薄膜电阻材料(尤其稍具压阻性的 SiCr)中的应力造成相同SiCr电阻器片断具有稍微不同的电阻，这部分由于压电电阻率 差异。不仅每个相同电阻器或电阻器片断的电阻对于不同电路小片和不同晶片为不同的， 而且甚至在同一电路小片中与若干电阻器片断相关联的系统误差通常也显著变化。对于现有技术的集成电路表面平坦化过程，认为任何金属或任何其它急剧变化的集 成电路拓扑特征位于薄膜电本文档来自技高网...
【技术保护点】
一种制作集成电路薄膜电阻器结构的方法，所述结构每一者包括本体部分和头部部分，所述方法包含：（ａ）在衬底上方形成具有平坦表面的第一介电层；（ｂ）通过以下操作提供用以降低所述头部部分的头部电阻率差异的结构；ｉ在所述第一介 电层的平坦表面上形成第一虚设填充层，以及ｉｉ在所述第一虚设填充层上方形成平坦的第二介电层；（ｃ）在所述第二介电层上形成薄膜电阻器；（ｄ）在所述薄膜电阻器和所述第二介电层上形成第一层间介电层；以及（ｆ）在所述第 一层间介电层上形成第一金属层，其中所述第一金属层的第一部分穿过所述第一层间介电层中的接触开口而延伸到所述薄膜电阻器的一部分。
【技术特征摘要】
【国外来华专利技术】US 2005-4-8 11/102,1001.一种制作集成电路薄膜电阻器结构的方法，所述结构每一者包括本体部分和头部部分，所述方法包含(a)在衬底上方形成具有平坦表面的第一介电层；(b)通过以下操作提供用以降低所述头部部分的头部电阻率差异的结构i在所述第一介电层的平坦表面上形成第一虚设填充层，以及ii在所述第一虚设填充层上方形成平坦的第二介电层；(c)在所述第二介电层上形成薄膜电阻器；(d)在所述薄膜电阻器和所述第二介电层上形成第一层间介电层；以及(f)在所述第一层间介电层上形成第一金属层，其中所述第一金属层的第一部分穿过所述第一层间介电层中的接触开口而延伸到所述薄膜电阻器的一部分。2. 根据权利要求1所述的方法，其中步骤(b) (i)包括将所述第一虚设填充层形成为 若干部分的重复图案，且其中步骤(C)包括形成所述薄膜电阻器，使得所述重复图 案相对于所述薄膜电阻器的多个边缘对称地对准。3. 根据权利要求1或2所述的方法，其中步骤(b) (i)包括将所述第一虚设填充层形成为充分延伸而远远超过所述薄膜电阻器的末端，以确保只有可忽略量的由所述薄 膜电阻器与所述第一虚设填充层之间的未对准误差引起的系统电阻误差。4. 根据权利要求l或2所述的方法，其包括在所述第一层间介电层和所述第一金属层上形成第二层间介电层； 在所述第二层间介电层上形成第二金属层，且穿过通孔将所述第二金属层的第一 部分电耦合到所述第一金属层的第一部分；以及在所述第二层间介电层和所述第二金属层上形成介电盖层。5. 根据权利要求l或2所述的方法，其包括在所述第一虚设填充层上形成第三介电层， 化学/机械抛光所述第三介电层的表面，以及在所述经化学/机械抛光的表面上形成 所述第二介电层。6. 根据权利要求l所述的方法，其中所述第一虚设填充层是金属；其中所述第二介电 层是TEOS层；其中所述薄膜电阻器是SiCr，且所述第一金属层是TiN;且其中所 ...
【专利技术属性】
技术研发人员：埃里克W比齐，菲利普斯坦曼，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。