System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 驱动器电路系统和电源系统技术方案_技高网

驱动器电路系统和电源系统技术方案

技术编号:41211400 阅读:5 留言:0更新日期:2024-05-09 23:34
在实例中,一种电路(100)包含具有控制电压输入、反馈输入、第一控制输出和第二控制输出的输入级(106)。所述反馈输入耦合到驱动器输出(102)。第一路径级(108)具有第一电压输入和第三输出。所述第一电压输入耦合到所述第一控制输出,并且所述第三输出耦合到所述驱动器输出。第二路径级(110)具有第二电压输入和第四输出。所述第二电压输入耦合到所述第二控制输出,并且所述第四输出耦合到所述驱动器输出(102)。负载晶体管具有耦合到所述驱动器输出(102)的控制输入。所述输入级(106)被配置成响应于电压输出处的输出电压而提供对所述第一路径级(108)的gm提升以接通所述负载晶体管。

【技术实现步骤摘要】
【国外来华专利技术】

本说明书涉及驱动器电路系统和使用所述驱动器电路系统的系统。


技术介绍

1、低压差(ldo)电压调节器在多种应用中供电,例如在例如压控振荡器(vco)、模数转换器、数模转换器(dac)、高端处理器、射频(rf)放大器、串行器-解串器(serdes)电路、现场可编程门阵列(fpga)等的低压装置中。被配置成驱动ldo的电源管理电路系统可影响ldo的性能。例如,电源管理电路系统的速度和余量可影响总体ldo性能。


技术实现思路

1、在所描述的实例中,一种电路包含输入级、第一和第二路径级以及负载晶体管。所述输入级具有控制电压输入、反馈输入、第一控制输出和第二控制输出。所述反馈输入耦合到驱动器输出。所述第一路径级具有第一电压输入和第三输出。所述第一电压输入耦合到所述第一控制输出,并且所述第三输出耦合到所述驱动器输出。所述第二路径级具有第二电压输入和第四输出。所述第二电压输入耦合到所述第二控制输出,并且所述第四输出耦合到所述驱动器输出。所述负载晶体管具有控制输入和电压输出。所述控制输入耦合到所述驱动器输出,并且所述输入级被配置成响应于所述电压输出处的输出电压而应用对所述第一路径级的gm提升以接通所述负载晶体管。

2、在另一所描述的实例中,一种电路包含共同路径输入级,所述共同路径输入级被配置成响应于误差信号请求接通负载晶体管而在第一输出处提供第一gm提升控制信号。所述共同路径输入级被配置成响应于所述误差信号请求断开所述负载晶体管而在第二输出处提供第二控制信号。第一路径级被配置成响应于所述第一gm提升控制信号而将第一电压提供到驱动器输出。第二路径级被配置成响应于所述第二控制信号而将第二电压提供到所述驱动器输出。所述负载晶体管被配置成通过响应于所述第一电压而接通且响应于所述第二电压而断开来响应于所述驱动器输出处的所述电压而调节输出电压。

3、在另一所描述的实例中,一种系统包含外环电路、ab类驱动器和负载。所述外环电路具有参考输入、反馈电压输入和误差输出。所述ab类驱动器包含共同路径级、上拉路径电路和下拉路径电路。所述共同路径级具有误差输入、反馈输入、第一gm提升输出和第二输出。所述误差输入耦合到所述误差输出。所述上拉路径电路包含第一缓冲器和上拉晶体管。所述第一缓冲器具有第一缓冲器输入和第一缓冲器输出,其中所述第一缓冲器输入耦合到所述第一gm提升输出。所述上拉晶体管具有第一控制输入和第三输出。所述第一控制输入耦合到所述第一缓冲器输出,并且所述第三输出耦合到驱动器输出。所述下拉路径电路包含第二缓冲器和下拉晶体管。所述第二缓冲器具有第二电压输入和第二缓冲器输出,其中所述第二电压输入耦合到所述第二输出。所述下拉晶体管具有第二控制输入和第四输出。所述第二控制输入耦合到所述第二缓冲器输出,并且所述第四输出耦合到所述驱动器输出。所述负载具有输入和反馈输出,其中所述输入耦合到所述驱动器输出,并且所述反馈输出耦合到所述反馈电压输入。所述反馈输出被配置成提供表示输出电压的信号。

本文档来自技高网...

【技术保护点】

1.一种电路,其包括:

2.根据权利要求1所述的电路,其中所述输入级进一步包括:

3.根据权利要求2所述的电路,其中所述第一路径级包括:

4.根据权利要求3所述的电路,其中所述第一控制输出处的阻抗被配置成实施所述第一路径级的所述gm提升。

5.根据权利要求3所述的电路,其中所述缓冲器为第一缓冲器,所述第二路径级包括:

6.根据权利要求5所述的电路,其中所述第一路径和第二路径输出晶体管以及所述负载晶体管中的每一者是相同风格的晶体管。

7.根据权利要求6所述的电路,其中所述第一路径输出晶体管、所述第二路径输出晶体管和所述负载晶体管中的每一者是使用相应n风格的晶体管来实施,或所述第一路径输出晶体管、所述第二路径输出晶体管和所述负载晶体管中的每一者是使用相应p风格的晶体管来实施。

8.根据权利要求7所述的电路,其中所述滤波器网络为第一滤波器网络,且所述输入级包括耦合在所述反馈输入与所述驱动器输出之间的第二滤波器网络。

9.根据权利要求1所述的电路,其进一步包括误差放大器,所述误差放大器具有参考输入、反馈电压输入和误差输出,所述反馈电压输入耦合到所述电压输出,且所述误差输出耦合到所述输入级的所述控制电压输入。

10.根据权利要求9所述的电路,其中所述误差放大器被配置成响应于所述输出电压和在所述参考输入处接收到的参考电压而将误差信号提供到所述控制电压输入。

11.一种电路,其包括:

12.根据权利要求11所述的电路,其中

13.根据权利要求12所述的电路,其中所述第一晶体管、所述第二晶体管和所述负载晶体管中的每一者是使用相应相同风格的晶体管来实施。

14.根据权利要求13所述的电路,其中所述第一晶体管、所述第二晶体管和所述负载晶体管中的每一者是使用相应的n沟道场效应晶体管或相应的p沟道场效应晶体管来实施。

15.根据权利要求12所述的电路,其中所述共同路径输入级进一步包括:

16.根据权利要求15所述的电路,其中所述增益提升电路系统包括:

17.根据权利要求16所述的电路,其中所述滤波器网络为第一滤波器网络,所述电路进一步包括耦合在所述输入晶体管与所述驱动器输出之间的第二滤波器网络,所述第二滤波器网络被配置成减少所述电路的闭环响应中的峰化。

18.根据权利要求16所述的电路,其中所述电流源被配置成提供固定或可变电流。

19.根据权利要求12所述的电路,其中所述第二路径级被配置成将所述负载晶体管断开至接地饱和电压或电源电压内。

20.根据权利要求11所述的电路,其进一步包括误差放大器,所述误差放大器被配置成响应于所述输出电压和参考电压而提供所述误差信号。

21.一种系统,其包括:

22.根据权利要求21所述的系统,其中

23.根据权利要求22所述的系统,其中所述上拉晶体管、所述下拉晶体管和所述负载晶体管中的每一者是使用相应相同风格的晶体管来实施。

...

【技术特征摘要】
【国外来华专利技术】

1.一种电路,其包括:

2.根据权利要求1所述的电路,其中所述输入级进一步包括:

3.根据权利要求2所述的电路,其中所述第一路径级包括:

4.根据权利要求3所述的电路,其中所述第一控制输出处的阻抗被配置成实施所述第一路径级的所述gm提升。

5.根据权利要求3所述的电路,其中所述缓冲器为第一缓冲器,所述第二路径级包括:

6.根据权利要求5所述的电路,其中所述第一路径和第二路径输出晶体管以及所述负载晶体管中的每一者是相同风格的晶体管。

7.根据权利要求6所述的电路,其中所述第一路径输出晶体管、所述第二路径输出晶体管和所述负载晶体管中的每一者是使用相应n风格的晶体管来实施,或所述第一路径输出晶体管、所述第二路径输出晶体管和所述负载晶体管中的每一者是使用相应p风格的晶体管来实施。

8.根据权利要求7所述的电路,其中所述滤波器网络为第一滤波器网络,且所述输入级包括耦合在所述反馈输入与所述驱动器输出之间的第二滤波器网络。

9.根据权利要求1所述的电路,其进一步包括误差放大器,所述误差放大器具有参考输入、反馈电压输入和误差输出,所述反馈电压输入耦合到所述电压输出,且所述误差输出耦合到所述输入级的所述控制电压输入。

10.根据权利要求9所述的电路,其中所述误差放大器被配置成响应于所述输出电压和在所述参考输入处接收到的参考电压而将误差信号提供到所述控制电压输入。

11.一种电路,其包括:

【专利技术属性】
技术研发人员:B·肖A·什里帕提巴特
申请(专利权)人:德州仪器公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1