带源极和漏极绝缘区域的单晶体管存储装置及其制造方法制造方法及图纸

一种单晶体管浮体动态随机存取存储器（ＤＲＡＭ）装置，包括设置在半导体基板上的浮体和设置在浮体上的栅极电极，浮体包括过量载流子存储区域。ＤＲＡＭ装置还包括分别设置在栅极电极两侧的源极和漏极区域，以及设置在浮体与源极和漏极区域之间的泄漏屏蔽图案。每个源极和漏极区域都接触浮体，浮体可以设置在源极和漏极区域之间。浮体还可以在泄漏屏蔽图案下横向延伸，该泄漏屏蔽图案可以设置在栅极电极的外侧。

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造方法。特别是，本专利技术涉及具有与源极 和漏极区域相关的绝缘区域的单晶体管存储装置及其制造方法。
技术介绍
传统的动态随机存取存储器(DRAM)单元是一类易失存储器，典型地 结合电容器、晶体管和互连单元。响应电子装置日益轻、小和薄的要求， DRAM单元已经变得更加高度集成。就是说，在有限的空间内形成尽可能多 的DRAM单元。然而，高度集成DRAM单元的技术面临几个限制。例如，典型的DRAM单元电容器包括上、下电极和电容器介电层。该 上、下电极共享重叠区域，并且电容器介电层设置在该上、下电极之间。电 容器的电容与重叠区域的尺寸成正比，并且与重叠区域的厚度成反比。因此 要求形成电容器的面积最小化。已经开发了单晶体管浮体DRAM单元，其包括存储数据的浮体区域。 因为没有电容器，所以单晶体管浮体DRAM单元可以比通常具有电容器的 DRAM单元更高度地集成。例如，在标题为Scaled IT-bulk Devices Built with CMOS 90nm Technology for Low-cost eDRAM Applications由 R. RANICA (IEEE Symposium on VLSI Technology Digest of Technical Papers, pp. 38-39 (2005》 撰写的文章中描述了无电容器单晶体管DRAM单元。这里的图1是类似于 RANICA文章中所讨论的单晶体管DRAM单元的截面图。参照图1，半导体基板1包括深n阱(deep n-well) 3和位于深n阱3 中的袋形p阱(pocketp-well) 5。绝缘层7设置在袋形p阱5的预定区域内， 来定义袋形p阱5的有源层5a。绝缘层7通过袋形p阱5与深n阱3接触。 结果，有源区域5a用作电浮置主区域(electrically floated bulk region ),其由 绝缘层7和深n阱3围绕。源极和漏极区域16s和16d分别设置在主区域5a的两端，并且栅极图案10设置在源极和漏极区域16s和16d之间的主区域5a上。栅极图案10 包括栅极绝缘层8和栅极电极9，他们依次堆叠。隔离物13可以设置在栅极 图案10的侧壁上。源极区域16s可以包括与栅极图案IO分隔的重掺杂源极 区域15s和从重掺杂源极区域15s延伸的轻掺杂源极区域lls。同样，漏极 区域16d可以包括与栅极图案10分隔的重掺杂漏极区域15d和从重掺杂漏 极区域15d延伸的轻掺杂漏极区域lld。轻掺杂源极和漏极区域lis和lid 可以设置在隔离物13的下面。根据RANICA，源极和漏极区域16s和16d在厚度上比有源区域5a即 主区域浅，如图1所示。因此，主区域5a还可以在源极和漏极区域16s和 16d下延伸。结果，在编程操作期间，存储在主区域5a中的空穴数量最大化。 然而，存储在主区域5a中的空穴在编程操作后与源极和漏极区域16s和16d 中的电子可以复合，并且在很短的时间内被擦除。换言之，图1中图解的单 晶体管DRAM单元具有不良的数据保持特性。此外，当源极和漏极区域16s和16d具有很大的结区域时，也增加了源 极和漏极区域16s和16d的结电容Cs和Cd。因此，增加了电连接到漏极区 域16d的位线的负载电容，这可以导致H据传感余量(data sensing margin ) 和单晶体管DRAM单元的操作速度的降低。单晶体管浮体DRAM装置的另一个实例揭示在美国专利申请公开 2006/0049444号上，标题为Semiconductor Device and Method of Fabricating the Same,专利技术人为SHINO。根据SHINO,具有单晶体结构的浮体设置在 半导体基板上。该浮体具有膨胀的结构，能存储过量的空穴，尽管过量的空 穴可以易于通过源极和漏极区域擦除。
技术实现思路
本专利技术的 一 个方面提供一种单晶体管浮体动态随机存取存储器 (DRAM-dynamic random access memory)装置,包括设置在半导体基板上 的浮体和设置在该浮体上的栅极电极，该浮体具有过量载流子存储区域。源 极和漏极区域分别设置在栅极电极的两侧，每个源极和漏极区域接触浮体。 泄漏屏蔽图案设置在浮体与源极和漏极区域之间。泄漏屏蔽图案可以设置在 栅极电极的外侧，并且可以接触源极和漏极区域的底部表面。泄漏屏蔽图案 可以包括氧化硅层、氮化硅层和氧氮化硅层中的至少之一。浮体可以设置在源极和漏极区域之间，并且可以在泄漏屏蔽图案下横向 延伸。浮体可以包括具有p型掺杂离子的单晶体半导体层。浮体的过量载流 子存储区域的宽度可以大于栅极电极的宽度。DRAM装置还可以包括设置在半导体基板和浮体之间的埋入绝缘层和 定义浮体的隔离层，其中泄漏屏蔽图案接触隔离层。同样，半导体基板可以 构造成用作背栅极电极。本专利技术的另一个方面提供一种制造单晶体管浮体DRAM装置的方法， 包括在半导体基板中定义浮体，在浮体上形成栅极图案，以及在栅极图案 两侧的浮体中形成泄漏屏蔽图案。浮体包括过量载流子存储区域，其可以延 伸在泄漏屏蔽图案下面和源极和漏极区域之间。形成泄漏屏蔽图案可以包括 采用栅极图案作为掩模给浮体注入氧离子，以形成临时图案，并且退火临时 图案。形成泄漏屏蔽图案还可以包括用栅极图案作为掩模给浮体注入锗(Ge ) 离子，以形成临时图案，蚀刻临时图案来形成间隔，并且用绝缘层填充该间 隔。制造DRAM装置的方法还可以包括在间隔上的浮体中形成源极和漏极 区域，并且形成与泄漏屏蔽图案接触的源极和漏极区域。同样，栅极介电层 可以在形成栅极图案前形成在浮体上。形成栅极图案可以包括依次堆叠栅极 电极、焊盘氧化物层和掩模氮化物层。同样，在半导体基板中定义浮体可以包括形成隔离层。本专利技术的另 一个方面提供一种单晶体管存储单元，包括具有主区域和掺 杂区域的有源半导体图案，依次堆叠在半导体基板上，并且与半导体基板绝 缘。该存储单元还包括通过掺杂区域的凹陷区域，将^^杂区域分成^f皮此分隔 的源极区域和漏极区域，其中凹陷区域包括分别相邻于源极和漏极区域的第 一和第二侧壁。第一绝缘区域设置在源极区域和主区域之间，并且与凹陷区 域的第一侧壁分隔，而第二绝缘区域设置在漏极区域和主区域之间，并且与 凹陷区域的第二侧壁分隔。每个第 一绝缘区域和第二绝缘区域都可以包括空 白间隔或者绝缘层图案之一。栅极电极设置在凹陷区域内。掺杂区域的导电类型可以不同于主区域的导电类型。主区域可以包括下 主区域和上主区域，下主区域具有比上主区域高的掺杂浓度。另外，主区域 可以包括第 一主区域和第二主区域，第 一主区域延伸在第 一绝缘区域和第一 恻壁之间，而第二主区域延伸在第二绝缘区域和第二侧壁之间。同样，栅极电极可以包括在掺杂区域上表面上方延伸的凸起部分，并且隔离物可以覆盖 栅极电极的凸起部分的侧壁。第一和第二主区域可以与隔离物对准。栅极绝 缘层可以设置在4册极电极和凹陷区域的第一与第二侧壁之间。同样，绝缘层 可以覆盖半导体基板、源极与漏极区域以及栅极电极。存储单元还可以包括 设置在绝缘层上的背栅极互连，并且通过穿过绝缘层的背栅极接触孔电连接 到半导体基板。 '本专利技术的再一个方面提本文档来自技高网...

【技术保护点】
一种单晶体管浮体动态随机存取存储器装置，包括：浮体，设置在半导体基板上，该浮体包括过量载流子存储区域；栅极电极，设置在所述浮体上；源极和漏极区域，分别设置在所述栅极电极的两侧，每个所述源极和漏极区域都接触所述浮体；和 泄漏屏蔽图案，设置在所述浮体与所述源极和漏极区域之间。

【技术特征摘要】
KR 2006-11-1 107345/06;KR 2006-11-29 119087/061、一种单晶体管浮体动态随机存取存储器装置，包括浮体，设置在半导体基板上，该浮体包括过量载流子存储区域；栅极电极，设置在所述浮体上；源极和漏极区域，分别设置在所述栅极电极的两侧，每个所述源极和漏极区域都接触所述浮体；和泄漏屏蔽图案，设置在所述浮体与所述源极和漏极区域之间。2、 根据权利要求1所述的装置，其中所述泄漏屏蔽图案设置在所述栅 极电极的外侧。3、 根据权利要求1所述的装置，其中所述泄漏屏蔽图案接触所述源极 和漏极区域的底部表面。4、 根据权利要求3所述的装置，其中所述浮体设置在所述源极和漏极 区域之间，并且在所述泄漏屏蔽图案下横向延伸。 '5、 根据权利要求1所述的装置，其中所述泄漏屏蔽图案包括氧化硅层、 氮化硅层和氧氮化硅层中至少之一 。6、 根据权利要求1所述的装置，其中所述过量载流子存储区域的宽度 大于所述栅极电极的宽度。7、 根据权利要求1所述的装置，其中所述浮体包括具有p型掺杂离子 的单晶半导体层。8、 根据权利要求1所述的装置，还包括 埋入绝缘层，设置在所述半导体基板和所述浮体之间。9、 根据权利要求1所述的装置，还包括 定义该浮体的隔离层，所述泄漏屏蔽图案接触该隔离层。10、 根据权利要求1所述的装置，其中所述半导体基板构造成用作背栅 极电极。11、 一种制造单晶体管浮体动态随机存取存储器装置的方法，包括 在半导体基板中定义浮体，该浮体包括过量载流子存储区域； 在所述浮体上形成栅极图案；并且 在所述4册才及图案两侧的所述浮体中形成泄漏屏蔽图案。12、 根据权利要求11所述的方法，其中形成所述泄漏屏蔽图案包括采用所述栅极图案作为掩模将氧离子注入所述浮体，以形成临时图案；并且退火所述临时图案。13、 根据权利要求11所述的方法，其中形成所述泄漏辟蔽图案包括 采用所述栅极图案作为掩模将锗(Ge)离子注入所述浮体中，以形成临时图案；蚀刻所述临时图案以形成间隔；并且 用绝缘层填充所述间隔。14、 根据权利要求13所述的方法，还包括 在所述间隔上面的所述浮体中形成源极和漏极区域。15、 根据权利要求11所述的方法，还包括形成与所述泄漏屏蔽图案接触的源极和漏极区域。16、 根据权利要求15所述的方法，其中所述过量载流子存储区域在所 述泄漏屏蔽图案之下和所述源极和漏极区域之间延伸。17、 根据权利要求11所述的方法，其中每个所述泄漏屏蔽图案包括氧 化硅层、氮化硅层和氧氮化硅层中至少之一。 .18、 根据权利要求11所述的方法，还包括 在形成所述栅极图案前，在所述浮体上形成栅极介电层。19、 根据权利要求11所述的方法，其中形成所述栅极图案包括依次堆 叠栅极电极、焊盘氧化物层和掩模氮化物层。20、 根据权利要求11所述的方法，其中在所述半导体基板中定义所述 浮体包括形成隔离层。21、 一种单晶体管存储单元，包括有源半导体图案，包括依次堆叠在半导体基板上的主区域和掺杂区域， 并且与所述半导体基板绝缘；凹陷区域，通过所述掺杂区域，将所述掺杂区域分成源极区域和漏极区 域，它们彼此分隔，该凹陷区域包括分别相邻于所述源极和漏极区域的第一 和第二侧壁； '第一绝缘区域，设置在所述源极区域和所述主区域之间，并且与所述凹陷区域的第一侧壁分隔；第二绝缘区域，设置在所述漏极区域和所述主区域之间，并且与所述凹陷区域的第二侧壁分隔；和栅极电极，设置所述该凹陷区域内。22、 根据权利要求21所述的存储单元，其中所述掺杂区域的导电类型 不同于所述主区域的导电类型。23、 根据权利要求21所述的存储单元，其中每个所述第一绝缘区域和 所述第二绝缘区域都包括空白间隔或者绝缘层图案之一。24、 根据权利要求21所述的存储单元，其中所述主区域包括下主区域 和上主区域，该下主区域具有比该上主区域高的掺杂浓度。25、 根据权利要求21所述的存储单元，其中所述栅极电极包...

【专利技术属性】
技术研发人员：卓南均，宋基焕，吴昌佑，赵佑荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]