形成半导体器件的隔离层的方法技术

一种形成半导体器件的隔离层的方法包括在半导体衬底的隔离区内形成第一沟槽。在每一所述第一沟槽的侧壁上形成间隔体。在位于对应的第一沟槽之下的隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧化物层。以绝缘层填充所述第一沟槽。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体而言，涉及一种采用浅沟槽隔离(STI)工艺。
技术介绍
在半导体器件的制造过程中，形成用于使形成于衬底上的半导体器件 (例如晶体管)电绝缘的隔离层。常规上，通过局部氧化法的LOCOS工艺 形成隔离层。随着器件集成度的提高，目前通过STI工艺形成隔离层。执行STI工艺，从而通过对半导体衬底的隔离区的蚀刻形成沟槽。以绝 缘材料填充所述沟槽。用于制造半导体器件的STI工艺克服了 LOCOS工艺 中的鸟。彖的产生。但是，随着器件集成度的提高，降低了每一沟槽的宽度。 因而，难以采用绝缘材料填充所述沟槽。
技术实现思路
本专利技术的 一 个实施例涉及。在沟槽内低 于村底表面的位置处形成空穴。所述空穴不影响后续工艺，并且可以在具有 窄宽度的沟槽内容易地形成隔离层。在一个实施例中， 一种包括在半导体衬 底的隔离区内形成第一沟槽。在每一所述第一沟槽的侧壁上形成间隔体。在 所述间隔体之内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且 深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧 化物层。以绝缘层填充所述第一沟槽。在另一个实施例中， 一种包括在半导体 衬底上形成隧道绝缘层、电子存储层和隔离掩模。蚀刻隔离区的所述隔离掩 模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽。 在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成间隔体。在 所述间隔体之内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧 化物层。以绝缘层填充所述第一沟槽，从而在每一所述第二沟槽内形成空穴。在另一个实施例中， 一种包括在半导体 衬底的隔离区内形成第 一沟槽。通过根氧化工艺氧化每一所述第 一沟槽的侧 壁和底面，以形成第一氧化物层。在每一所述第一沟槽的侧壁上形成氧化预 防间隔体。在具有所述氧化预防间隔体的所述隔离区内形成第二沟槽。每一 所述第二沟槽窄于并且深于对应的所述第一沟槽。以第二氧化物层填充所述 第二沟槽。以绝缘层填充所述第一沟槽。在又一个实施例中， 一种包括在半导体 衬底上形成隧道绝缘层、电子存储层和隔离掩模。蚀刻隔离区的所述隔离掩 模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽。 通过根氧化工艺氧化每一所述第一沟槽的侧壁和底面，以形成第一氧化物 层。在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成氧化预 防间隔体。在位于所述氧化预防间隔体内的所述隔离区内形成第二沟槽。每 一所述第二沟槽窄于并且深于对应的所述第一沟槽。以第二氧化物层填充所 述第二沟槽。以绝缘层填充所述第一沟槽。附图说明图1A到图1H是示出了根据本专利技术实施例的半导体器件的隔离层的形 成方法的截面图。图2A和图2B是示出了根据本专利技术另一实施例的半导体器件的隔离层 的形成方法的截面图。图3是示出了在形成才艮据本专利技术实施例的半导体器件的隔离层时所形成 的沟槽的TEM照片。具体实施例方式将参考附图结合具体实施例描述本专利技术。图1A到图1H是示出了根据 本专利技术实施例的半导体器件的隔离层的形成方法的截面图。参考图1A，在半导体衬底100上依次形成隧道绝缘层102、电子存储层 104和隔离掩模112。隔离掩模112可以包括緩冲氧化物层106、氮化物层 108和硬掩模110的叠层结构。可以采用氮化物、氧化物、SiON或无定形碳 形成硬掩模110。电子存储层104形成了闪速存储器件的浮置栅极。可以采 用多晶硅或氮化硅层形成电子存储层104。或者，可以采用任何能够存储电 子的材料形成电子存储层104。参考图1B，依次对所述隔离区的隔离掩模112、电子存储层104和隧道 绝缘层102进行蚀刻，以暴露半导体衬底100的隔离区。在下文中将对此予 以详细描述。在隔离掩模112上涂覆光致抗蚀剂(未示出)。执行曝光和显影过程， 以形成光致抗蚀剂图案(未示出)，所述隔离区的所述隔离掩模112通过所 述光致抗蚀剂图案暴露。利用所述光致抗蚀剂图案，通过蚀刻过程对所述隔 离掩模112的隔离区进行蚀刻。之后，去除所述光致抗蚀剂图案。利用隔离掩模112，通过蚀刻过程对电子存储层104和隧道绝缘层102 进行蚀刻。相应地，暴露了隔离区的半导体衬底100。在蚀刻氮化物层108、 緩冲氧化物层106、电子存储层104和隧道绝缘层102的过程中，硬掩模110 也被蚀刻至一定厚度。通过第一蚀刻过程蚀刻隔离区的暴露的半导体衬底100，以形成第一沟 槽114。在对应于总目标深度的大约1/6到大约1/3的深度处形成第一沟槽 114。例如，可以通过将半导体衬底蚀刻至大约50到大约2000埃的厚度形 成第一沟槽114。可以通过在第一沟槽114的侧壁上执行第一蚀刻过程，使 所形成的侧壁相对于第一沟槽114的底面成大约85到大约90度的角。参考图1C，为了修复蚀刻过程在第一沟槽114的側壁和底面上产生的 蚀刻损伤，可以执行氧化过程。优选通过执行所述氧化过程，使所述第一沟 槽的侧壁和底面受到大约20埃到大约IOO埃的范围内的氧化。对所述第一 沟槽114的侧壁和底面氧化，从而在蚀刻损伤层上形成第一氧化物层115。通过诸如根氧化(radical oxidization)法的一般热氧化法执行所述氧化 过程。在一般的热氧化法中，在形成第一氧化物层115时，可能产生鸟。彖， 即在再次氧化的过程中，所述隧道绝缘层102的暴露边缘变厚。因此，为了 防止鸟味的产生，优选通过根氧化法执行氧化过程。所述氧化过程使第一沟槽114的侧壁和底面以及电子存储层104和隔离 掩模112的表面受到一定厚度的氧化。在整个所述表面上形成第一氧化物层 115，分布于第一沟槽114的侧壁和底面上的硅成分的量相对较大。因此， 在第一沟槽114的侧壁和底面上形成了具有大厚度的第一氧化物层115。参考图1D，在第一沟槽114的侧壁上形成间隔体116。在第一沟槽114 的整个表面上形成绝缘层(未示出)。执行毯式(blanket)回蚀工艺，从而 使绝缘层保留在第一沟槽114的侧壁上，并从第一沟槽114的底面去除绝缘 层，由此形成间隔体116。绝缘层保留于电子存储层104和隔离掩模112的 侧壁上。因此，在第一沟槽114、电子存储层104和隔离掩模112的側壁上 形成了间隔体116。可以通过氧化过程，采用氧化物层、HTO氧化物层、氮化物层或其组合 形成所述绝缘层。在由氧化防止层(oxidization-prevention layer)形成间隔 体116时，所述间隔体优选包括氮化物。在下文中将描述一个例子，其中由 氧化防止层形成间隔体116。所形成的间隔体116优选具有一定的厚度，使得第一沟槽114的底面可 以暴露于间隔体116之间。可以以对应于第一沟槽114的宽度的大约1/6到 大约1/4的厚度，或者以大约50到大约1000埃的厚度形成间隔体116。参考图1E，利用间隔体116和隔离掩模112，通过蚀刻过程蚀刻暴露于 间隔体116之间的处于第一沟槽114的底部的半导体衬底100，以形成第二 沟槽118。可以将第二沟槽118形成为具有大约500到大约20000埃的深度。 因此，在隔离区内形成了上部宽于下部的沟槽120本文档来自技高网...

【技术保护点】
一种形成半导体器件的隔离层的方法，所述方法包括：在半导体衬底的隔离区内形成第一沟槽；在每一所述第一沟槽的侧壁上形成间隔体；在所述隔离区内，在每一所述第一沟槽下方形成第二沟槽，其中，每一所述第二沟槽窄于并深于对应的第一 沟槽；在每一所述第二沟槽的侧壁和底面上形成第一氧化物层；以及以绝缘层填充所述第一沟槽。

【技术特征摘要】
KR 2006-10-31 106433/061.一种形成半导体器件的隔离层的方法，所述方法包括在半导体衬底的隔离区内形成第一沟槽；在每一所述第一沟槽的侧壁上形成间隔体；在所述隔离区内，在每一所述第一沟槽下方形成第二沟槽，其中，每一所述第二沟槽窄于并深于对应的第一沟槽；在每一所述第二沟槽的侧壁和底面上形成第一氧化物层；以及以绝缘层填充所述第一沟槽。2. 根据权利要求1所述的方法，其中，通过根氧化工艺形成所述第一 氧化物层，其中，采用每一间隔体作为掩模形成对应的第二沟槽。3. 根据权利要求1所述的方法，还包括在形成所述第一沟槽之后，在 每一所述第一沟槽的侧壁和底面上形成第二氧化物层。4. 根据权利要求3所述的方法，其中，通过根氧化工艺形成所述第二 氧化物层。5. 根据权利要求1所述的方法，还包括蚀刻每一所述间隔体，从而加 宽每一所述间隔体的相对侧之间的距离，其中，在形成所述第二沟槽之后执 行所述蚀刻。6. 根据权利要求1所述的方法，还包括在形成所述第二沟槽之后去除 所述间隔体。7. 根据权利要求1所述的方法，其中，以所述第一沟槽和对应的所述 第二沟槽的总深度的大约1/6到大约1/3的深度形成每一所述第一沟槽。8. 根据权利要求1所述的方法，其中，所述绝缘层由下述材料之一形 成玻璃上硅、高密度等离子体氧化物、等离子体增强氧化物、O3-四乙基 原硅酸酯或其任意组合9. 根据权利要求1所述的方法，还包括通过蚀刻所述绝缘层，使所述 绝缘层保留于所述隔离区内。10. —种形成半导体器件的隔离层的方法，所述方法包括 在半导体衬底之上形成隧道绝缘层、电子存储层和隔离掩模；蚀刻隔离区的所述隔离掩模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽；在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成间隔体；在所述隔离区内，在每一所述第一沟槽之下形成第二沟槽，其中，所述第二沟槽窄于并且深于对应的所述第一沟槽；在每一所述第二沟槽的侧壁和底面上形成第一氧化物层；以及 以绝缘层填充所述第一沟槽，从而在每一所述第二沟槽内形成空穴。11. 根据权利要求10所述的方法，其中，通过根氧化工艺形成所述第一氧化物层。12. 根据权利要求10所述的方法，还包括在形成所述第一沟槽之后， 在每一所述第一沟槽的侧壁和底面上形成第二氧化物层。13. 根据权利要求12所述的方法，其中，通过根氧化工艺形成所述第二氧化物层。14. 根据权利要求10所述的方法，还包括蚀刻每一所述间隔体，从而加宽每一所述间隔体的相对侧之间的距离，其中，在形成所述第二沟槽之后执行所述蚀刻。15. 根据权利要求10所述的方法，还包括在形成所述第二沟槽之后去除所述间隔体。16. 根据权利要求10所述的方法，其中，所述电子存储层由氮化硅层形成。17. 根据权利要求10所述的方法，其中，所述隔离掩模具有包括緩沖氧化物层、氮化物层和硬掩模的叠层结构。18. 根据权利要求10所述的方法，其中，以所述第一沟槽和对应的所述第二沟槽的总深度的大约1/6到大约1/3的深度形成每一所述第一沟槽。19. 根据权利要求10所述的方法，其中，所述绝缘层由下述材料之一形成玻璃上硅、高密度...

【专利技术属性】
技术研发人员：董且德，赵挥元，金正根，郑哲谟，金奭中，李正九，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]