本发明专利技术提供一种芯片测试装置与系统，具有多个测试单元，包括一选择器、一触发器、一第一缓冲器、一显示装置以及一第二缓冲器。该选择器，受控于一控制信号，具有一第一输入端、一反馈输入端以及一第一输出端。该触发器，具有一第二输入端，耦接该第一输出端，一时脉输入端，用以接收一时脉信号以及一第二输出端。该第一缓冲器，用以将该输出数据转换为一高电压数据。该显示装置，耦接该第一缓冲器，用以表示该高电压数据的逻辑状态。该第二缓冲器，耦接该第一缓冲器，用以将该高电压数据转换为一低电压数据，并传送至该反馈输入端。本发明专利技术所述的芯片测试装置与系统可以提高芯片的测试正确率。
【技术实现步骤摘要】
本专利技术是一种芯片测试装置，特别是一种利用反馈信号判断 测试结果的芯片测试装置。
技术介绍
当芯片制造完成后，会对芯片进行测试，用以判断芯片的运 作是否正确。然而如果要对芯片进行完整的测试，则需要的时间 非常多，因此芯片测试部分通常是对芯片输入一测试信号，并从 脚位的输出信号判断是否正确。图1为 一 现有的芯片测试装置的方块示意图。芯片测试装置ll内具有多个测试单元15，每一测试单 元15包括一触发器(flip-flop) 12以及一与门13。举例来说触发 器12接收芯片中一脚位的输出信号，其输出端耦接一显示装置14 以及一与门13,其中与门13的一输入端接收一控制信号S1，与门 13的输出端耦接至一次级的与门的一输入端。当芯片测试装置ll 运作时，芯片的脚位被设定输出一逻辑高电平的信号，因此触发 器12输出的信号亦为逻辑高电平的信号。此时控制信号S1亦被设 定为逻辑高电平信号，因此与门13的输出信号亦为逻辑高电平信 号。利用这样的测试电路，若信号S2不为逻辑高电平信号，则表 示芯片中至少有一个脚位的输出信号错误，由于无法得知哪个脚 位的输出信号发生错误，因此只能透过显示装置14的状态来判断 错误脚位的位置。显示装置14通常为一发光二极管或任何可表示 两种逻辑状态的装置。在图l的测试装置中，若显示装置14并无发 光，则表示对应的脚位并无输出逻辑高电平的信号。由于此种方 式需使用与门13来进行测试而且通常芯片具有非常多的脚位，因 此利用此种方法需要极大的电路面积，且本方法仅能得知该些脚 位的输出信号发生错误，却无法知道是哪一个脚位发生错误，因 此，在使用上较为受限。图2为另 一现有的芯片测试装置的方块示意图。芯片测试装置 ll内具有多个测试单元15，每一测试单元包括一触发器，如触发 器12。在图2中， 一或门21耦接每一触发器的输出端。当芯片测试 装置ll运作时，芯片的脚位被设定输出一逻辑低电平的信号，因 此每一触发器的输出信号亦为逻辑低电平的信号。此时便可通过 读取信号S3来得知测试结果。当信号S3位于逻辑高电平时，表示 芯片中至少有一个脚位的输出信号错误，此时亦只能透过显示装 置14来判断错误脚位的位置。当信号S3位于逻辑低电平时，表示 芯片中每一脚位的输出测试正确。显示装置14通常为一发光二极 管或任何可表示两种逻辑状态的装置。在图2中，测试单元18可透 过多工器17选择接收测试单元15的输出信号或令一输入端输入的 信号为输入信号，以进行测试。虽然利用现有的方式可以测试芯片的输出数据是否正确，但 是却只适用于输出数据全为逻辑高电平与逻辑低电平时，且测试 的结果并不一定完全表示芯片是正常的。例如若有芯片中某一脚 位与电源线VDD (未图示)短路，则利用图l的测试装置便无法测 试出该脚位的错误。因此， 一种能改善现有测试装置的缺点，且 可以进行更复杂的芯片测试步骤的芯片测试装置是必需的。
技术实现思路
本专利技术提供一种芯片测试装置，具有多个测试单元，包括一 选择器、 一触发器、 一第一緩冲器、 一显示装置以及一第二緩冲 器。该选择器，受控于一控制信号，具有一第一输入端、 一反馈 输入端以及一第一输出端。该触发器，耦接于该选择器，具有一 第二输入端， 一时脉输入端以及一第二输出端，其中该第二输入端耦接该第一输出端，该时脉输入端接收一时脉信号，该触发器 是用以于该第二输出端输出一输出数据。该第一緩冲器，耦接于 该触发器，用以将该输出数据转换为一高电压数据并加以输出。 该显示装置，耦接该第一緩冲器，用以表示该高电压数据的逻辑 状态。该第二緩冲器，耦接该第一緩冲器，用以将该高电压数据 转换为一低电压数据，并传送至该反馈输入端。本专利技术所述的芯片测试装置，其中更包括一闩锁器，耦接于 该触发器及该第一緩冲器，用以暂存该输出数据。本专利技术所述的芯片测试装置，其中该控制信号用以控制该第 一输出端输出该第 一输入端的信号或该反馈输入端的信号。本专利技术所述的芯片测试装置，其中该第一緩冲器与该第二緩 冲器由两个反相器组成。本专利技术所述的芯片测试装置，其中该触发器为D型触发器。本专利技术所述的芯片测试装置，其中该触发器为RS型触发器。 本专利技术所述的芯片测试装置，其中该触发器为JK型触发器。 本专利技术所述的芯片测试装置，其中另包含一显示装置，耦接 该第一緩冲器，用以显示该高电压数据。本专利技术所述的芯片测试装置，其中当该高电压数据为逻辑高 电平时，该显示装置导通，当该高电压数据为逻辑低电平时，该 显示装置不导通。本专利技术更提供一种芯片测试系统，包括一测试装置、 一芯片 以及一控制单元。该芯片测试装置，具有多个测试单元，包括一 选择器、 一触发器、 一第一缓冲器、 一显示装置以及一第二緩冲 器。该选择器，受控于一控制信号，具有一第一输入端、 一反馈 输入端以及一第一输出端。该触发器，耦接于该选择器，具有一 第二输入端， 一时脉输入端以及一第二输出端，其中该第二输入端耦接该第一输出端，该时脉输入端接收一时脉信号，该触发器是用以于该第二输出端输出一输出数据。该第一緩沖器，耦接于 该触发器，用以将该输出数据转换为一高电压数据，并加以输出。 该显示装置，耦接该第一緩冲器，用以表示该高电压数据的逻辑 状态。该第二緩冲器，耦接该第一緩冲器，用以将该高电压数据 转换为一低电压数据，并传送至该反馈输入端。该芯片，具有多 个脚位，其中每一该脚位耦接一该测试单元的该第一输入端。该 控制单元，耦接于该芯片，控制该芯片自每一该脚位输出一测试 信号，并比较该测试信号与该每一该测试单元的低电压数据是否 相同。本专利技术所述的芯片测试系统，其中该测试装置更包括一闩锁 器，耦接于该触发器及该第一緩沖器，用以暂存该输出数据。本专利技术所述的芯片测试系统，其中该控制信号用以控制该第 一输出端输出该第 一 输入端的信号或该反馈输入端的信号。本专利技术所述的芯片测试系统，其中当该第 一 输出端输出该反 馈输入端的信号时，该控制单元自该触发器读取并比较该测试信 号与该低电压数据。本专利技术所述的芯片测试系统，其中该第一緩冲器与该第二緩 冲器由两个反相器组成。本专利技术所述的芯片测试系统，其中另包含一显示装置，耦接 该第一緩冲器，用以显示该高电压数据。本专利技术所述的芯片测试系统，其中当该高电压数据为逻辑高 电平时，该显示装置导通，当该高电压数据为逻辑低电平时，该 显示装置不导通。本专利技术所述的芯片测试系统，其中该触发器为D型触发器、JK 型触发器或RS型触发器。本专利技术所述的芯片测试装置与系统可以提高芯片的测试正确率。 附图说明图l为一现有的芯片测试装置的方块示意图。图2为另 一现有的芯片测试装置的方块示意图。图3为根据本专利技术的 一 芯片测试装置的 一 实施例的方块示意图。图4为根据本专利技术的 一 芯片测试系统的 一 实施例的方块示意图。具体实施例方式图3为根据本专利技术的 一 芯片测试装置的 一 实施例的方块示意 图。芯片测试装置31中具有多个测试单元，每一测试单元包括一 多工器以及一触发器。举例来说，多工器32具有一第一输入端、 一反馈输入端以及一第一输出端。第一输入端用以接收芯片中一 脚位的输出信号，反馈输入端则接收第二緩冲器37的输出数据。 控制信号C i用以控制第 一 输出端输出该第 一 输入端的信号或本文档来自技高网...
【技术保护点】
一种芯片测试装置，其特征在于，具有多个测试单元，所述芯片测试装置包括：一选择器，受控于一控制信号，具有一第一输入端、一反馈输入端以及一第一输出端；一触发器，耦接于该选择器，具有一第二输入端，一时脉输入端以及一第二输出端，其中该第二输入端耦接该第一输出端，该时脉输入端接收一时脉信号，该触发器是用以于该第二输出端输出一输出数据；一第一缓冲器，耦接于该触发器，用以将该输出数据转换为一高电压数据并加以输出；以及一第二缓冲器，耦接该第一缓冲器，用以将该高电压数据转换为一低电压数据，并传送至该反馈输入端。
【技术特征摘要】
1.一种芯片测试装置，其特征在于，具有多个测试单元，所述芯片测试装置包括一选择器，受控于一控制信号，具有一第一输入端、一反馈输入端以及一第一输出端；一触发器，耦接于该选择器，具有一第二输入端，一时脉输入端以及一第二输出端，其中该第二输入端耦接该第一输出端，该时脉输入端接收一时脉信号，该触发器是用以于该第二输出端输出一输出数据；一第一缓冲器，耦接于该触发器，用以将该输出数据转换为一高电压数据并加以输出；以及一第二缓冲器，耦接该第一缓冲器，用以将该高电压数据转换为一低电压数据，并传送至该反馈输入端。2. 根据权利要求l所述的芯片测试装置，其特征在于，更包 括一闩锁器，耦接于该触发器及该第一緩冲器，用以暂存该输出 数据。3. 根据权利要求l所述的芯片测试装置，其特征在于，该控 制信号用以控制该第一输出端输出该第一输入端的信号或该反々赍 输入端的信号。4. 根据权利要求l所述的芯片测试装置，其特征在于，该第 一緩冲器与该第二緩冲器由两个反相器组成。5. 根据权利要求l所述的芯片测试装置，其特征在于，该触 发器为D型触发器，RS型触发器，或JK型触发器。6. 根据权利要求l所述的芯片测试装置，其特征在于，另包 含一显示装置，耦接该第一緩冲器，用以显示该高电压数据。7. 根据权利要求6所述的芯片测试装置，其特征在于，当该 高电压数据为逻辑高电平时，该显示装置导通，当该高电压数据 为逻辑低电平时，该显示装置不导通。8. —种芯片测试系统，其特征在于，所述芯片测试系统包括 一测试装置，具有多个测试单元，所述测试单元包括 一选择器，受控于一控制信号，具有一第一输入端、 一反馈输入端以及一第一输出端；一触发器，耦接于该...
【专利技术属性】
技术研发人员：陈彦文，周彦云，
申请(专利权)人：普诚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。