本发明专利技术公开了一种半导体器件，所述半导体器件包括形成在硅衬底中的阱区；暴露所述半导体衬底的最上表面的预定部分的隧道；形成在半导体衬底的隧道处的主体层；形成在所述阱区中的器件隔离层；形成在隧道中在所述主体层上方的栅绝缘层；形成在所述隧道中在栅绝缘层上方并贴着所述器件隔离层的栅极；形成在所述主体层中的轻掺杂漏区；形成在所述隧道中在所述轻掺杂漏区上方的绝缘层；形成在所述主体层中的源区；形成在所述阱区中贴着所述器件隔离层的漏区；以及形成在所述主体层中贴着所述源区的主体区。开态电阻可以通过在所述器件隔离层的下方形成栅极和源极而减小。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
金属氧化物半导体场效应晶体管(MOSFET)可具有数个优点，诸如优于 双极晶体管的高输入阻抗，由于其是单极器件用于栅驱动电路的大功率增益和 简单结构，以及不会由于少数载流子的聚集或复合而产生时延。因此，MOSFET适用于作为开关模式的电源、灯镇流器和电机驱动电路。功率MOSFET，使用平面扩散技术的双扩散MOSFET结构(DMOSFET) 已被广泛应用。对于应用于功率器件的DMOS晶体管能够处理高电压将是很 重要的。DMOSFET的优点是每单位面积的电流处理能力或每单位面积的开态 电阻。由于电压比率可以固定，每单位面积的开态电阻可以随着MOS器件的 单元面积的减少而降低。在功率晶体管的场中，其单元节距可以通过多晶晶体硅(多晶硅)和分别形成栅极和源极的接触区耦合的宽度来限定。DMOS功率晶体管的多晶硅区域的宽度可以通过减小p型阱的结深来实 现。最小的结深可以通过要求的击穿电压来限定。LDMOS器件由于其简单的结构可以适合应用于VLSI工艺。然而，这种 LDMOS器件与立式DMOS (VDMOS)相比呈现出较差的性质。由于减小的 表面场(RESURF) LDMOS器件的开发，LDMOS器件已获得优异的开态电 阻(Rsp)。然而，RESURF器件的结构仅可应用于源接地器件并且可能非常 复杂。DMOS晶体管已用作不连续功率晶体管或单晶集成电路中的部件。为了制备自对准的沟道区域和栅极，沟道主体区域可通过经过由栅形成材料制成的掩模中的开口注入掺杂剂(p型或n型杂质)而形成。源区可通过经由开口注入掺杂剂而形成，该掺杂剂具有与沟道主体区域的 传导性相反的传导性。源区可以与栅极和沟道主体区域自对准以得到相对小的 结构。如实施例图1所示，LDMOS半导体器件可包括STI (浅隧道隔离)型器 件隔离层12，其形成于硅衬底11的有源区和器件隔离区中，STI型器件隔离 层12被定义为器件隔离区。N+阱区13可以形成在硅衬底11的表面中的预定 深度处。P+主体层14可以形成在具有N阱区13形成的硅衬底11的表面中。 多个源区(W) 15可以以预定间隔形成在P+主体层14的表面中。P+主体区 16可以形成在源区(N+) 15之间的P主体层14中。栅极18可以以预定间隔 形成。栅绝缘层17可以朝源区(#) 15侧面横向形成。漏区(N) 19可相 对于栅极18横向形成在N阱区13中。所述LDMOS器件可使用器件隔离层12作为填充板，以便通过减少栅极 18的边缘部分中的场来获得高电压。然而，所述结构可能导致由于电流路径 的增加而引起的开态电阻的增加。
技术实现思路
本专利技术实施方式涉及一种半导体器件，其通过在STI型器件隔离层的下方 的垂直高度处形成栅极和源极而具有减小的开态电阻。本专利技术实施方式涉及一种半导体器件，该半导体器件包括形成于硅衬底中的阱区；暴露该半导体衬底的最上表面的预定部分的隧道；形成于半导体衬 底中隧道处的主体层；形成于阱区的器件隔离层；形成于隧道中在主体层上方 的栅绝缘层；形成于隧道中在栅绝缘层上方并贴着器件隔离层的栅极；形成于 主体层中的轻掺杂漏区；形成于隧道中在轻掺杂漏区上方的绝缘层；形成于主 体层中的源区；形成于阱区中贴着器件隔离层的漏区；以及形成于主体层贴着 源区的主体区。本专利技术实施方式涉及一种用于制造半导体器件的方法，该方法可包括以下 步骤的至少其中之一在半导体衬底中形成阱区；在半导体衬底中形成隧道； 在隧道中形成器件隔离层；在隧道中阱区上方形成栅绝缘层；在隧道中贴着器件隔离层和栅绝缘层上方形成栅极；在主体层中形成主体区；在主体层中的隧 道处贴着主体区形成源区；以及然后在阱区中贴着器件隔离层形成漏区。本专利技术实施方式涉及一种用于制造半导体器件的方法，该方法可包括以下 步骤的至少其中之一使用STI工艺在硅衬底上方形成器件隔离层；通过去除 部分器件隔离层在硅衬底中形成隧道；通过在其中形成开口部分的硅衬底表面 内注入杂质离子而形成主体层；通过在开口部分的两侧的器件隔离层的侧面中 插入栅绝缘层形成栅极；以及然后在栅极的一侧的主体层内和硅衬底的表面内 形成源区和漏区。附图说明实施例图1示出LDMOS半导体器件；实施例图2示出根据实施方式的LDMOS半导体器件；实施例图3A到图4D说明根据实施方式的制造半导体器件的方法。具体实施例方式如实施例图2所示，根据实施方式的LDMOS半导体器件可包括形成于硅 衬底110的表面内的N阱区102。器件隔离层103可形成于包含N阱区102 的硅衬底101的表面内。暴露硅衬底101的最上表面的预定部分的隧道104 可通过选择去除部分器件隔离层103来形成。P主体层(P+)可形成于硅衬底 101的隧道104中。栅绝缘层106可以贴着各个器件隔离层103的侧表面形成 于P主体层105之上和/或上方。栅极107可形成于栅绝缘层106之上和/或上 方。LDD区域108形成于p主体层(P+) 105中。绝缘层的侧壁110可贴着栅 极107的侧表面形成并位于LDD区域108之上和/或上方。 一对源区(1ST) 111 可以贴着各个LDD区域108形成在p主体层(P+) 105中。 一对漏区(W) 112可以贴着各个器件隔离层103形成在N阱区102中。P主体区(P+) 109 可形成于源区(W) 111之间。栅极107可以形成在低于器件隔离层103的最上表面的高度处。 如实施例图3A所示，N阱区102可形成在硅衬底101的表面内。硅衬底 可以是p型硅(Si)衬底101。 N阱区102可通过向p型硅(Si)衬底101注入N型杂质离子而形成。之后，可以采用光刻和刻蚀工艺通过去除部分硅衬底101在表面中的预定深度处形成一对隧道。然后，绝缘材料可形成在包含隧道的硅衬底101的整个表面上和/或上方， 以及诸如CMP工艺的平坦化工艺可以在其整个表面上执行，以在各个隧道中 形成一对器件隔离层103。如实施例图3B所示，暴露硅衬底101的表面的隧道104可通过采用光刻 和刻蚀工艺选择性去除部分器件隔离层103而形成。接着，P主体层105可通 过将p型杂质注入至硅衬底101的隧道104中而形成。如实施例图3C所示，栅绝缘层106和多晶硅层可以顺序地形成在包含器 件隔离层103的硅衬底101的整个表面上和/或上方。之后，回蚀刻(etch back) 工艺可以在硅衬底101的整个表面上和/或上方执行来形成贴着每个器件隔离 层103的内外围表面的栅极107。然后，可以使用栅极107的侧壁作为掩模将 低浓度的n型杂质离子注入至P主体层105以形成LDD区108。如实施例图3D所示，高浓度p型杂质离子可以注入至硅衬底101的P主 体层105以形成p+型主体区109。之后，绝缘层可以形成在硅衬底101的整个 表面上和/或上方，以及回蚀刻工艺可以在其上执行以贴着栅极107内外围表 面形成绝缘层的侧壁110。用于源极/漏极的高浓度n型杂质离子可以注入至硅 衬底101中，以在硅衬底101中在LDD区108和p+型主体区109之间分别形 成一对N源区lll，以及贴着器件隔离层103分别形成一对N漏区112。因 此，完成LDMOS半导体器件。如实施例图4A所示，N阱区202可以形成在硅衬底201中。N阱区可本文档来自技高网...
【技术保护点】
一种器件包括：形成在硅衬底中的阱区；暴露所述半导体衬底的最上表面的预定部分的隧道；形成在半导体衬底中所述隧道处的主体层；形成在所述阱区中的器件隔离层；形成在所述隧道中在所述主体层上方的栅绝缘层；形成在所述隧道中在栅绝缘层上方并贴着所述器件隔离层的栅极；形成在所述主体层中的轻掺杂漏区；形成在所述隧道中在所述轻掺杂漏区上方的绝缘层；形成在所述主体层中的源区；形成在所述阱区中贴着所述器件隔离层的漏区；以及形成在所述主体层中贴着所述源区的主体区。
【技术特征摘要】
KR 2006-12-20 10-2006-01314351.一种器件包括形成在硅衬底中的阱区；暴露所述半导体衬底的最上表面的预定部分的隧道；形成在半导体衬底中所述隧道处的主体层；形成在所述阱区中的器件隔离层；形成在所述隧道中在所述主体层上方的栅绝缘层；形成在所述隧道中在栅绝缘层上方并贴着所述器件隔离层的栅极；形成在所述主体层中的轻掺杂漏区；形成在所述隧道中在所述轻掺杂漏区上方的绝缘层；形成在所述主体层中的源区；形成在所述阱区中贴着所述器件隔离层的漏区；以及形成在所述主体层中贴着所述源区的主体区。2. 根据权利要求1所述的器件，其特征在于，所述阱区通过将N型杂质 离子注入至所述半导体衬底中形成。3. 根据权利要求1所述的器件，其特征在于，所述主体层通过将p型杂 质离子注入至半导体衬底的隧道中形成。4. 根据权利要求l所述的器件，其特征在于，所述轻掺杂漏区通过采用 栅极作为掩模将n型杂质离子注入至所述主体层中形成。5. 根据权利要求1所述的器件，其特征在于，所述主体区通过将高浓度 p型杂质离子注入至所述主体层而形成。6. 根据权利要求1所述的器件，其特征在于，所述源区通过将高浓度n 型杂质离子注入至所述主体层中形成。7. 根据权利要求1所述的器件，其特征在于，所述漏区通过将高浓度杂 质离子注入至所述阱区而形成。8. —种方法，包括 在半导体衬底中形成阱区； 在所述半导体衬底中形成隧道； 在所述隧道中形成器件隔离层；在所述隧道中在所述阱区上方形成栅绝缘层；在所述隧道中贴着所述器件隔离层并在所述栅绝缘层上方形成栅极；在所述阱区中形成主体层；在所述主体层中形成主体区；在所述器件隔离层下方的垂直高度处形成源区；以及然后 在所述阱区中贴着所述器件隔离层形成漏区。9. 根据权利要求8所述的方法，其特征在于，所述...
【专利技术属性】
技术研发人员：高光永，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。