有源元件阵列基板、光电装置及其制造方法制造方法及图纸

一种有源元件阵列基板、光电装置及其制造方法，此有源元件阵列基板包括基板、多个半导体图案、栅极绝缘层、第一图案化导电层、介电层、多个透明电极、保护层以及第二图案化导电层。半导体图案配置于基板上。栅极绝缘层配置于基板上以覆盖住半导体图案。第一图案化导电层配置于栅极绝缘层上，且第一图案化导电层包括多条扫描线、多个位于各半导体图案上方并与扫描线连接的栅极，以及多个位于扫描线之间的共通导电电极。介电层配置于栅极绝缘层上以覆盖住第一图案化导电层。多个透明电极配置于介电层上。保护层配置于介电层的部分区域上并将透明电极暴露。本发明专利技术提供的有源元件阵列基板具有降低导线跨线区域的杂散电容以及较良好的储存电容值。

【技术实现步骤摘要】

本专利技术涉及一种显示面板及其制造方法，且特别涉及一种有源元件阵列 基板及其制造方法。
技术介绍
随着液晶显示器的普及化，许多电子产品对于液晶显示器的显示功能的 要求也逐渐地提高。举例而言，例如是液晶显示器能在室内不仅具有良好的 画面显示效果，并同时能在强光的环境下亦需维持适当的画面品质。因此， 如何能让液晶显示器在强光的环境下保有清晰的显示品质，便成为了液晶显 示器的技术发展的重要趋势之一。基于上述原因， 一种半穿透半反射式液晶显示面板(transflectiveLCD)被提出。 一般来说，半穿透半反射式液晶显示 面板主要是由有源元件阵列基板、彩色滤光基板以及液晶层所构成。半穿反式液晶显示面板可同时利用背光源以及外界光源进行显示。其 中，有源元件阵列基板的像素单元可区分为穿透区与反射区。穿透区上具有 透明电极，以利背光源穿透，而反射区上具有适于将外界光源反射的反射电 极。更详细而言，已知半穿透半反射式液晶显示面板为了使其在驱动时具有 良好的显示品质，通常在制作有源阵列基板时，其制作步骤较为繁琐。然而， 进行光刻蚀刻工艺的次数会直接影响到整个有源元件阵列基板的制造成本 与工艺时间，因此各家制造厂商无不朝向縮减光刻蚀刻工艺的次数来发展。 为了提升产能(throughput)并降低制造成本，因此，应用于半穿透半反射 式液晶显示面板的有源元件阵列基板的已知工艺实有改进的必要。
技术实现思路
本专利技术提供一种有源元件阵列基板，其具有降低导线跨线区域的杂散电 容以及较良好的储存电容值。本专利技术亦提供一种有源元件阵列基板的制作方法，其制作步骤简单、且 能降低制作时间与成本。本专利技术另提供一种光电装置，其具有上述的有源元件阵列基板，而能提 供较良好的显示品质。本专利技术亦提供一种上述光电装置的制作方法。本专利技术提出一种有源元件阵列基板，此有源元件阵列基板包括基板、多 个半导体图案、栅极绝缘层、第一图案化导电层、介电层、多个透明电极、 保护层以及第二图案化导电层。半导体图案配置于基板上。栅极绝缘层配置 于基板上以覆盖住半导体图案。第一图案化导电层配置于栅极绝缘层上，且 第一图案化导电层包括多条扫描线、多个位于各半导体图案上方并与扫描线 连接的栅极，以及多个位于扫描线之间的共通导电电极。介电层配置于栅极 绝缘层上以覆盖住第一图案化导电层。多个透明电极配置于介电层上。保护 层配置于介电层的部分区域上，并将透明电极暴露。栅极绝缘层、介电层与 保护层具有多个接触窗以将部分半导体图案暴露。第二图案化导电层配置于 保护层上，其中第二图案化导电层包括多个位于接触窗内的接触导体、多个 与部分接触导体电连接的数据线、以及多个分别与对应的透明电极电连接的 反射电极，且共通导电电极的部分区域位于第二图案化导电层下方。根据本专利技术的有源元件阵列基板，其中各所述半导体图案包括至少一个 沟道区以及至少分别位于所述沟道区两侧的掺杂区。根据本专利技术的有源元件阵列基板，其中各所述掺杂区包括轻惨杂区以及 重掺杂区，且所述轻掺杂区连接于所述重掺杂区与所述沟道区之间。根据本专利技术的有源元件阵列基板，其中各所述半导体图案还包括电容电 极区，所述电容电极区与其中一个重掺杂区连接，且位于对应的所述共通导 电电极下方。根据本专利技术的有源元件阵列基板，其中所述多个电容电极区包括重掺杂半导体及未掺杂半导体其中至少一个。根据本专利技术的有源元件阵列基板，其中所述保护层具有多个凹凸区域。 根据本专利技术的有源元件阵列基板，其中各所述反射电极分别对应于所述多个凹凸区域上。根据本专利技术的有源元件阵列基板，其中各所述反射电极分别从对应的所述多个凹凸区域延伸至对应的所述多个透明电极上，以与对应的所述多个透 明电极部分重叠。根据本专利技术的有源元件阵列基板，还包括多个材料图案层，配置于所述 第二图案化导电层上。根据本专利技术的有源元件阵列基板，其中所述多个材料图案层配置于所述 多个数据线上。根据本专利技术的有源元件阵列基板，其中各所述材料图案层具有至少一个 支撑部以及至少一个保护部，且所述支撑部的厚度实质上大于所述保护部。根据本专利技术的有源元件阵列基板，还包括缓冲层，其中所述缓冲层配置 于所述基板上，且位于所述基板与所述半导体图案之间。根据本专利技术的有源元件阵列基板，其中各所述透明电极延伸至所述多个 共通导电电极其中之一的上方以与对应的所述多个共通导电电极耦合成电 容器。本专利技术另提出一种有源元件阵列基板的制造方法。首先，于基板上形成 多个半导体材料层。接着，于基板上形成栅极绝缘层，以覆盖住半导体材料 层。然后，于栅极绝缘层上形成第一图案化导电层，其中第一图案化导电层 包括多条扫描线、多个位于各半导体图案上方并与扫描线连接的栅极、以及 多个位于扫描线之间的共通导电电极。再来，对半导体材料层进行离子掺杂， 以于半导体材料层中形成至少一个沟道区以及至少一个分别位于沟道区两 侧的掺杂区。接着，于栅极绝缘层上形成介电层，以覆盖住第一图案化导电 层。然后，于介电层上形成多个透明电极。再则，于介电层的部分区域上形 成保护层，以将透明电极暴露，且栅极绝缘层、介电层与保护层具有多个接 触窗以将半导体图案暴露。继之，于保护层上形成第二图案化导电层，其中 第二图案化导电层包括多个位于接触窗内的接触导体、多个与部分接触导体 电连接的数据线、以及多个分别与对应的透明电极电连接的反射电极，且共 通导电电极的部分区域位于第二图案化导电层下方。根据本专利技术的有源元件阵列基板的制造方法，其中形成所述多个半导体 图案的方法包括于所述半导体材料层中形成多个重掺杂区；以及以所述第一图案化导电层为掩模，于所述半导体材料层中形成沟道区以及多个分别连接于所述多个重掺杂区与所述沟道区之间的轻掺杂区。根据本专利技术的有源元件阵列基板的制造方法，还包括于各所述半导体图案中形成电容电极区，其中所述电容电极区与其中一个重掺杂区连接，且位于对应的所述多个共通导电电极下方。根据本专利技术的有源元件阵列基板的制造方法，其中形成所述保护层的方法包括于所述介电层上形成有机材料层；以及于所述有机材料层中形成多个开口，并于所述有机材料层的表面上形成多个凹凸区域。根据本专利技术的有源元件阵列基板的制造方法，还包括于所述第二图案化导电层上形成多个材料图案层。根据本专利技术的有源元件阵列基板的制造方法，还包括于所述基板上形成缓冲层，其中所述缓冲层位于所述基板与所述半导体图案之间。 本专利技术更提出 一种光电装置，其包括上述有源元件阵列基板。 本专利技术再提出一种光电装置的制造方法，其包括上述有源元件阵列基板的制造方法。综上所述，本专利技术的有源元件阵列基板可縮短原有源元件阵列基板工艺 的步骤。另外，通过介电层与保护层配置于第一图案化导电层与第二图案化 导电层之间，使得有源元件阵列基板被驱动时，降低数据线及扫描线其中至 少一个与部分共通导电电极之间的电性耦合。此外，更可通过保护层介于透 明电极与第二图案化导电层之间，亦可将低数据线与透明电极的电性耦合， 减少信号的干扰。因此，本专利技术的有源元件阵列基板具有较良好的显示品质、较佳的工艺 步骤以及较低的制作成本。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举多 个实施例，并配合附图，作详细说明如下。附图说明图1A为本专利技术的有源元件阵列基板的局部俯视示意图。 图1B为沿本文档来自技高网...

【技术保护点】
一种有源元件阵列基板，包括：基板；多个半导体图案，配置于所述基板上；栅极绝缘层，配置于所述基板上以覆盖住所述多个半导体图案；第一图案化导电层，配置于所述栅极绝缘层上，所述第一图案化导电层包括多条扫描线、多个位 于各所述半导体图案上方并与所述多个扫描线连接的栅极、以及多个位于所述多个扫描线之间的共通导电电极；介电层，配置于所述栅极绝缘层上以覆盖住所述第一图案化导电层；多个透明电极，配置于所述介电层上；保护层，配置于所述介电层 的部分区域上，并将所述多个透明电极暴露，所述栅极绝缘层、所述介电层与所述保护层具有多个接触窗以将所述多个半导体图案暴露；以及第二图案化导电层，配置于所述保护层上，其中所述第二图案化导电层包括多个位于所述多个接触窗内的接触导体、多个与 部分接触导体电连接的数据线、以及多个分别与对应的透明电极电连接的反射电极，且所述多个共通导电电极的部分区域位于所述第二图案化导电层下方。

【技术特征摘要】
1.一种有源元件阵列基板，包括基板；多个半导体图案，配置于所述基板上；栅极绝缘层，配置于所述基板上以覆盖住所述多个半导体图案；第一图案化导电层，配置于所述栅极绝缘层上，所述第一图案化导电层包括多条扫描线、多个位于各所述半导体图案上方并与所述多个扫描线连接的栅极、以及多个位于所述多个扫描线之间的共通导电电极；介电层，配置于所述栅极绝缘层上以覆盖住所述第一图案化导电层；多个透明电极，配置于所述介电层上；保护层，配置于所述介电层的部分区域上，并将所述多个透明电极暴露，所述栅极绝缘层、所述介电层与所述保护层具有多个接触窗以将所述多个半导体图案暴露；以及第二图案化导电层，配置于所述保护层上，其中所述第二图案化导电层包括多个位于所述多个接触窗内的接触导体、多个与部分接触导体电连接的数据线、以及多个分别与对应的透明电极电连接的反射电极，且所述多个共通导电电极的部分区域位于所述第二图案化导电层下方。2. 如权利要求1所述的有源元件阵列基板，其中各所述半导体图案包括 至少一个沟道区以及至少分别位于所述沟道区两侧的掺杂区。3. 如权利要求2所述的有源元件阵列基板，其中各所述掺杂区包括轻掺 杂区以及重掺杂区，且所述轻掺杂区连接于所述重掺杂区与所述沟道区之 间。4. 如权利要求3所述的有源元件阵列基板，其中各所述半导体图案还包 括电容电极区，所述电容电极区与其中一个重掺杂区连接，且位于对应的所 述共通导电电极下方。5. 如权利要求4所述的有源元件阵列基板，其中所述多个电容电极区包 括重掺杂半导体及未掺杂半导体其中至少一个。6. 如权利要求1所述的有源元件阵列基板，其中所述保护层具有多个凹 凸区域。7. 如权利要求6所述的有源元件阵列基板，其中各所述反射电极分别对应于所述多个凹凸区域上。8. 如权利要求7所述的有源元件阵列基板，其中各所述反射电极分别从 对应的所述多个凹凸区域延伸至对应的所述多个透明电极上，以与对应的所 述多个透明电极部分重叠。9. 如权利要求1所述的有源元件阵列基板，还包括多个材料图案层，配 置于所述第二图案化导电层上。10. 如权利要求9所述的有源元件阵列基板，其中所述多个材料图案层配 置于所述多个数据线上。11. 如权利要求9所述的有源元件阵列基板，其中各所述材料图案层具有 至少一个支撑部以及至少一个保护部，且所述支撑部的厚度实质上大于所述 保护部。12. 如权利要求1所述的有源元件阵列基板，还包括缓冲层，其中所述缓 冲层配置于所述基板上，且位于所述基板与所述半导体图案之间。13. 如权利要求1所述的有源元件阵列基板，其中各所述透明电极延伸至 所述...

【专利技术属性】
技术研发人员：陈昱丞，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]