制造电路板的方法及电路板技术

本发明专利技术提供了制造电路板的方法和电路板。该方法包括：在半导体衬底中形成多个第一孔，每个第一孔朝着半导体衬底的前表面开口；用绝缘层填充多个第一孔的底侧；用第一导电层填充在底侧填充有绝缘层的第一孔；从后表面研磨半导体衬底，直到填充在多个第一孔中的相应绝缘层被暴露出来为止；以及在每个暴露的绝缘层中形成延伸到第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与第一导电层连接的第二导电层。

【技术实现步骤摘要】

本专利技术涉及制造电路板的方法及电路板，具体而言，涉及制造具有贯 穿半导体衬底的导电层的电路板的方法以及该电路板。
技术介绍
.作为存储器的容量扩大及LSI的功能更高级的结果，研发了其中堆叠 有多个半导体芯片的LSI芯片(例如参见第2004-228598号(下文称为专利文献1)和第2005-072596号(下文称为专利文献2)日本未 实审专利申请公布)。在目前的堆叠芯片中，半导体芯片之间的连接通过 在硅(Si)衬底中形成通孔、用导电层填充通孔并使用精细焊点(fme bump)来建立。这里，通孔中与导电层的接触通过采用使用背面磨削(BGR， back grinding)切割导电层的方法(例如参见第2005-191255号日 本未实审专利申请公布(下文称为专利文献3))或者从后表面(backsurface)回蚀(etchback)硅衬底以暴露导电层的方法来建立。 参考图6A至图IO说明制造电路板的已知方法。首先，如图6A所示，充当硬掩膜的Si02膜12'形成在由具有诸如晶 体管之类的元件的Si晶片构成的半导体衬底11上。接着，用于在半导体 衬底11中形成通孔的抗蚀图案IV通过现有的光刻技术在Si02膜12'上形 成。接着，如图6B所示，Si02膜12'(见图6A)通过用作掩膜的抗蚀图 案Ri'被图案化，从而形成硬掩膜12。接着，通过蚀刻穿过用作掩膜的抗 蚀图案IV和硬掩膜12，多个孔13'形成在半导体衬底11中并朝着其表面 开口。在此过程中，在半导体衬底11的表面上可能产生3 ^m或更大的孔 13'的深度变化。在这里，看起来形成在半导体衬底11的边缘部分的孔13' 比起形成在中央部分的孔13'要浅3 /mi左右，其中最浅的孔13'被表示为孔13a'，最深的孔13'被表示为孔13b'。然后，抗蚀图案R,'被去除。接着，如图7A所示，由Si02构成的绝缘膜14通过化学汽相淀积 (CVD)形成在硬掩膜12上，以便覆盖孔13'的内壁。然后，如图7B所示，展现针对以后将填充在孔13'中的Cu的扩散的 阻滞性能的阻挡膜15a形成在绝缘膜14上，从而覆盖了其上预先形成了绝 缘膜14的孔13'的内壁。接着，Cu层15b形成在阻挡膜15a上，以填充其 中预先形成了阻挡膜15a的孔13'。通过此过程，由阻挡膜15a和Cu层 15b构成的第一导电层15来填充孔13'。接着，如图7C所示，通过化学机械研磨(CMP)去除第一导电层 15，直到暴露出绝缘膜14的表面。然后，虽然这里没有示出，在第一导 电层15和绝缘膜14上形成层间绝缘层，并且形成互连。接着，如图8A所示，半导体衬底11的后表面被研磨。在此示例性情 况下，研磨半导体衬底11的后表面，直到暴露出绝缘膜14的表面。绝缘 膜14覆盖了在形成于边缘部分的最浅孔13a'中形成的第一导电层15。在 此过程中，深度与孔13a'的深度相差绝缘膜14的厚度或更多的孔13'中的 第一导电层15被暴露和研磨。例如，在形成于中央部分的最深孔13b' 中，Cu层15b也被暴露和研磨。接着，如图8B所示，从后表面选择性地蚀刻半导体衬底11，以便允 许孔13a'中的覆盖了绝缘膜14的第一导电层15从半导体衬底11的后表面 凸出。在此过程中，深度与孔13a'的深度相差绝缘膜14的厚度或更多的孔 13'中的第一导电层15凸出从而暴露出来。然后，如图8C所示，由Si02 构成的绝缘膜16形成在半导体衬底11的后表面，从而覆盖凸出部分。图9A示出了形成在边缘部分的最浅孔13a'和形成在中央部分的最深 孔13b'的主要部分的放大视图。如图所示，通过CMP去除绝缘膜16，直 到暴露出孔13a'中第一导电层15的表面，更具体而言直到暴露出阻挡膜 15a的表面。在这里的孔13b'中，暴露出Cu层15b。接着，如图9B所示，阻挡膜17a形成在半导体衬底11的后表面以及 第一导电层15上。接着，如图9C所示，抗蚀图案R2'形成在阻挡膜17a 上，并且如图10所示，通过蚀刻穿过用作掩膜的抗蚀图案R2'(见图9C)而使阻挡膜17a图案化。然后，Cu层17b形成在阻挡膜17a上，从而 形成由其中堆叠有阻挡膜17a和Cu层17b的第二导电层17构成的后部互 连。如上所述，形成了具有由半导体衬底11中的第一导电层15构成的通 孔电极的电路板。
技术实现思路
但是，根据参考图6A至图IO说明的制造电路板的方法，半导体衬底 11被从其后表面研磨，研磨深度与形成在半导体衬底11中的最浅的孔 13a'中的第一导电层15的厚度相等，从而形成在除了孔13a'之外的孔13' 中的第一导电层15被研磨。结果，导电材料可能从第一导电层15扩散到 半导体衬底ll中，从而可能发生电流泄漏。此外，孔13a'被调整到目标深 度以符合形成在孔13a'中的第-导电层15的深度，所以形成的其他孔13' 比目标深度更深。结果，由于Cu层15b填充不足而导致的空洞等等可能 出现，这导致了接触故障。因此，希望提供一种电路板和一种制造电路板的方法，这种电路板能 够防止导电材料扩散到半导体衬底中，并且抑制导电层对形成在半导体衬 底中的孔的填充不足。根据本专利技术的一个方面，提供了一种制造电路板的方法，包括以下步 骤在半导体衬底中形成多个第一孔，每个第一孔朝着半导体衬底的前表 面开口；用绝缘层填充多个第一孔的底面；用第一导电层填充在底侧填充 有绝缘层的第一孔；从后表面研磨半导体衬底，直到填充在多个第一孔中 的相应绝缘层被暴露出来为止；以及在每个暴露的绝缘层中形成延伸到第 一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与第一 导电层连接的第二导电层。根据本专利技术的另一方面，提供了一种由上述方法制造的电路板，其中 该电路板具有以贯穿的状态形成在半导体衬底中的多个第一孔；多个第 一孔中在半导体衬底的后表面上形成的绝缘层，后表面和第一孔之间的绝 缘层的厚度不同；形成在绝缘层中的与第一孔连通的第二孔；以及形成在第一孔和第二孔内的贯穿半导体衬底的导电层。根据制造电路板的方法，从后表面研磨半导体衬底，直到在半导体衬 底中形成的多个第一孔的底侧填充的相应绝缘层被暴露出来为止，在相应 的绝缘层中形成了分别延伸到第一导电层的第二孔，并且将第二导电层填 充在第二孔中以连接到第一导电层，从而使得即使第一孔的深度不同，第 一导电层也不被研磨。因此，可以成功地防止导电材料从第一导电层向半 导体衬底扩散。当半导体衬底被从其后表面研磨直到多个第一孔中最深的 第一孔中的绝缘层的表面被暴露出来，并且半导体衬底和绝缘层被从后表 面研磨到与绝缘膜的厚度相等的深度时，在其底侧形成有绝缘层的最深第 一孔可被调整到目标深度。结果，任何其他的第一孔只形成到比目标深度 更浅的深度，并且因而可以抑制第一导电层填充不足。如上所述，根据制造电路板的方法和电路板，可以抑制导电材料从第 -导电层扩散到半导体衬底，从而可以防止由丁扩散的材料引起的屯流泄 漏。另外，因为可以抑制第一导电层填充不足，因此还可以防止接触故 障。附图说明图1A至1C是说明根据本专利技术的实施例的制造电路板的方法的第一剖 面图；图2A至2C是说明根据本专利技术的实施例的制造电路板的方法的第二剖 面图；图3A至3D是说明根据本专利技术的实施例的制造电路板的方本文档来自技高网...

【技术保护点】
一种制造电路板的方法，包括：在半导体衬底中形成多个第一孔，所述多个第一孔的每一个朝着所述半导体衬底的前表面开口；用绝缘层填充所述多个第一孔的底侧；用第一导电层填充在底侧填充有所述绝缘层的所述第一孔；从后表面研磨所述半导体衬底，直到填充在所述多个第一孔中的相应绝缘层被暴露出来为止；以及在所述暴露的绝缘层的每一个中形成延伸到所述第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与所述第一导电层连接的所述第二导电层。

【技术特征摘要】
JP 2007-3-8 2007-0585961.一种制造电路板的方法，包括在半导体衬底中形成多个第一孔，所述多个第一孔的每一个朝着所述半导体衬底的前表面开口；用绝缘层填充所述多个第一孔的底侧；用第一导电层填充在底侧填充有所述绝缘层的所述第一孔；从后表面研磨所述半导体衬底，直到填充在所述多个第一孔中的相应绝缘层被暴露出来为止；以及在所述暴露的绝缘层的每一个中形成延伸到所述第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与所述第一导电层连接的所述第二导电层。2. 如...

【专利技术属性】
技术研发人员：中村卓矢，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[]