【技术实现步骤摘要】
本专利技术涉及一种。技术背景近年，已经有一种增长的使用金属一绝缘体一金属型(MIM-type) 电容器元件的趋势，其具有比常规MOS型电容器元件小得多的寄生电 阻和寄生电容。也已经开发了具有集成到逻辑器件中的这样MIM型电 容器元件的单片结构。为了实现这种结构，应该协调两种器件的结构 及制造工艺。逻辑器件通常采用多层结构。其中存在的关键技术问题 在于如何以适合的方式使所述MIM型电容器元件的结构及工艺与所述 多层结构相协调。从这个角度，已经开发了一种工艺，使用该工艺通 过与用于逻辑器件的多层结构的技术相似的技术制造MIM型电容器元 件中的电极。如日本特开专利申请2003-258107中所描述，常规MIM型电容器 元件经常形成在其中没有下互连形成的区域内，并且极少形成在其中 具有高密度的精细互连的区域上。然而，最近元件已经在集成化程度方面更进步，并且为了减少半 导体器件的面积，情况要求在其内形成具有高密度精细互连的区域上 也应该形成MIM型电容器元件。这种要求引起下列问题。最近逻辑器件的多层互连通常采用具有低电阻率的铜互连。广泛 采用大马士革工艺来形成铜互连。...
【技术保护点】
一种半导体器件，包括 衬底； 在所述衬底上形成的绝缘膜； 铜互连，具有在其表面上形成的多个凸起物，所述铜互连被掩埋在所述绝缘膜中； 在所述绝缘膜和铜互连上形成的第一绝缘夹层； 在所述第一绝缘夹层上形成的第二绝缘夹层；以及 在所述第二绝缘夹层上形成的导电层， 其中所有凸起物中最高的至少一个凸起物的顶表面与所述第二绝缘夹层的下表面接触。
【技术特征摘要】
JP 2007-3-7 2007-0574691.一种半导体器件，包括衬底；在所述衬底上形成的绝缘膜；铜互连，具有在其表面上形成的多个凸起物，所述铜互连被掩埋在所述绝缘膜中；在所述绝缘膜和铜互连上形成的第一绝缘夹层；在所述第一绝缘夹层上形成的第二绝缘夹层；以及在所述第二绝缘夹层上形成的导电层，其中所有凸起物中最高的至少一个凸起物的顶表面与所述第二绝缘夹层的下表面接触。2. 根据权利要求1所述的半导体器件，进一步包括在所述绝缘膜和所述铜互连上形成的扩散阻挡膜， 其中，在所述绝缘膜和所述铜互连上形成所述第一绝缘夹层，而 所述扩散阻挡膜放置在中间。3. 根据权利要求2所述的半导体器件，其中沿着所述多个凸起物的侧壁，以及沿着除了与所述第二绝缘 夹层的下表面接触的所述至少一个凸起物之外的其他凸起物的顶表 面，形成所述扩散阻挡膜。4. 根据权利要求l所述的半导体器件，其中与所述第二绝缘夹层的下表面接触的所述至少一个凸起物包 含在与所述第二绝缘夹层接触的区域中形成的Cu-Si层。5. 根据权利要求l所述的半导体器件，其中所述第一绝缘夹层包含在与所述第二绝缘夹层接触的区域中 形成的改良膜。6. 根据权利要求l所述的半导体器件，进一步包括电容器元件，所述电容器元件具有在所述第二绝缘夹 层上按如下顺序层叠的各元件作为所述导电层的下电极、电容器膜 以及上电极。7. 根据权利要求l所述的半导体器件，进一步包括 在所述绝缘膜和所述铜互连上形成的扩散阻挡膜，所述扩散阻挡膜沿着所述多个凸起物的侧壁以及沿着除了与所述第二绝缘夹层的下 表面接触的所述至少一个凸起物之外的其他凸起物的顶表面形成，并 且在所述绝缘膜和所述铜互连上形成所述第一绝缘夹层，而所述扩散 阻挡膜放置在中间；以及电容器元件，具有在所述第二绝缘夹层上按如下顺序层叠的各元 件作为所述导电层的下电极、电容器膜以及上电极；其中与所述第二绝缘夹层的下表面接触的所述至少一个凸起物包 含在与所述第二绝缘夹层接触的区域中形成的Cu-Si层；以及其中所述第一绝缘夹层包含在与所述第二绝缘夹层接触的区域内 形成的改良膜。8. —种制造半导体器件的方法，包括通过将含铜的导电材料填充到设置于形成在衬底上的绝缘膜的凹 陷，以及通过化学机械抛光移除从所述凹陷暴露出来的所述导电材料 的部分来形成铜互连；对所述衬底的整个部分进行退火处理； 在所述绝缘膜和所述铜互连上形成第一绝缘夹层； 平坦化所述第一绝缘夹层的表面； 在所述第一绝缘夹层上形成第二绝缘夹层；以及 在所述第二绝缘夹层上形成导电层，其中，在所述退火过程...
【专利技术属性】
技术研发人员：押田大介，竹胁利至，大沼卓司，大音光市，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。