半导体晶圆及半导体装置的制造方法制造方法及图纸

提供可防止晶圆边缘部的膜剥落或图案断续的半导体晶圆及半导体装置的制造方法。在硅衬底（１０１）上，在用沟槽分离膜（５００）分离的活性区上形成栅结构（４００），进而将接触层间膜（１０３）、低ｋ通路层间膜即Ｖ层和低ｋ布线层间膜即Ｍ层交替成膜而形成多层布线结构。在从第一层间膜（１１３）至第五层间膜（１５３）的精细层中除去Ｍ层的晶圆边缘部，但不除去Ｖ层的晶圆边缘部。另外，接触层间膜（１０３）的晶圆边缘部没有被除去。

【技术实现步骤摘要】

本专利技术涉及，特别是涉及用以防止半导体衬底的端部，即晶圆边缘部(wafer edge)的膜剥落或图案 断续(户夕-乂飛^)的技术。
技术介绍
近年来，元件在持续微细化，布线尺寸及通路(via)尺寸也在缩小。 由于元件的高速化，在多层布线中也越来越要求采用低电阻，低电容 量的膜。在多层的层间膜中使用着介电常数(k)更低的SiOC、 ULK、 ELK的低k膜(低介电常数膜)。这样的半导体晶圆及其制造方法被公 开在例如专利文献l-4中。例如，专利文献1是有关具有将低介电常数膜作为层间膜的铜金 属镶嵌(Damascene)多层布线的半导体装置的制造方法的专利技术，作为 CMP中的剥落对策，公开了将晶圓厨边的低介电常数层间膜在各层上 改变从周边的后退量的方法例如，专利文献2是有关具有将低k膜用于层间膜的多层布线的 半导体装置的制造方法的专利技术，公开了进行在晶圆边缘的低k膜的边 缘切割(edge cut)。例如，专利文献3是有关具有使用铜金属镶嵌布线的低介电常数层间膜的多层布线结构的半导体装置的制造方法的专利技术，公开了使低 介电常数层间膜从晶圆边缘后退，用通常的绝缘膜覆盖后的周边结 构。本文档来自技高网...

【技术保护点】
一种半导体晶圆，其中，　设有：半导体衬底；　在所述半导体衬底上形成的多个栅结构；　覆盖所述半导体衬底和所述栅结构而配置的第一层间膜；以及　在所述第一层间膜上配置的由多个第一层和多个第二层交替层叠而成的多层布线结构，所述多个第一层各自包含具有３．０以下的介电常数的第二层间膜和通路，所述多个第二层各自包含具有３．０以下的介电常数的第三层间膜和布线，　所述多个第二层包含在所述半导体衬底的晶圆边缘部中被除去预定宽度的所述第三层间膜，　所述第一层间膜和所述第二层间膜在所述半导体衬底的晶圆边缘部没有被除去。

【技术特征摘要】
JP 2007-7-31 2007-1984751.一种半导体晶圆，其中，设有半导体衬底；在所述半导体衬底上形成的多个栅结构；覆盖所述半导体衬底和所述栅结构而配置的第一层间膜；以及在所述第一层间膜上配置的由多个第一层和多个第二层交替层叠而成的多层布线结构，所述多个第一层各自包含具有3.0以下的介电常数的第二层间膜和通路，所述多个第二层各自包含具有3.0以下的介电常数的第三层间膜和布线，所述多个第二层包含在所述半导体衬底的晶圆边缘部中被除去预定宽度的所述第三层间膜，所述第一层间膜和所述第二层间膜在所述半导体衬底的晶圆边缘部没有被除去。2. 如权利要求1所述的半导体晶圆，其中， 所述多层布线结构具有双金属镶嵌结构。3. 如权利要求1或2所述的半导体晶圓，其中，所述多个第二层包含^皮除去与所述预定宽度不同的宽度的所述第 三层间膜。4. 如权利要求3所述的半导体晶圓，其中， 被除去所述预定宽度的所述笫三层间膜或被除去与所述预定宽度不同的宽度的所述第三层间膜由多个膜构成。5. 如权利要求1或2所述的半导体晶圓，其中， 还设有将配置在所述半导体^J底上的所述多个栅结构分离的分离 膜，在所述半导体村底上所述第三层间膜被除去的区域未配置所述 栅结构。6. —种半导体装置的制造方法，其中，设有准备半导体衬底的工序；在所述半导体衬底上形成多个栅结构的栅结构形成工序； 覆盖所述半导体村底和所述4册结构而形成...

【专利技术属性】
技术研发人员：富田和朗，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]