电子元件封装体及其制作方法技术

本发明专利技术提供一种电子元件封装体及其制作方法，包括：提供一晶圆，包含多个晶粒区，以承载或形成多个晶片，所述晶片上或上方包括多个导电电极；提供一光罩并实施一光刻制程以形成一图案化光致抗蚀剂层于晶圆上，图案化光致抗蚀剂层包括多个开口，其中所述开口对应光罩的图案，该图案包括一相对较宽的第一构图，该第一构图并连结至少一个相对较窄的第二构图；以图案化光致抗蚀剂层为罩幕，对晶圆进行蚀刻，形成多个孔洞以露出所述导电电极，其中所述孔洞具有非对称性的侧壁；及移除图案化光致抗蚀剂层。本发明专利技术可通过一次性的连续蚀刻步骤，制作具有非对称性侧壁的孔洞，进而缩短制作流程及降低制作成本。

【技术实现步骤摘要】

本专利技术有关于 一种电子元件封装体的制作方法，特别是有关于一种具有非对称性侧壁的导通孔(via hole)的电子元件封装 体及其制作方法。
技术介绍
一般而言，电子元件封装体可以是将盖板、晶片及承载板 堆叠的方式制作。其中可形成一穿过晶片的导通孔，并通过通 过导通孔的导电层传递晶片的信号。然而，上述导通孔的垂直 侧壁，会导致导电层不易沉积，进而增加制程的困难度。因此，亟需一种电子元件封装体的制作方法，以解决上述 的问题。
技术实现思路
有鉴于此，本专利技术的 一 实施例提供一种电子元件封装体的 制作方法，其包括提供一晶圆，包含多个晶粒区，以承载或 形成多个晶片，所述晶片上或上方包括多个导电电极；提供一光罩并实施 一 光刻制程以形成 一 图案化光致抗蚀剂层于晶圆 上，图案化光致抗蚀剂层包括多个开口 ，其中所述开口对应光 罩的图案，该图案包括一相对较宽的第一构图，该第一构图并连结至少一个相对较窄的第二构图；以图案化光致抗蚀剂层为 罩幕，对晶圆进行蚀刻，形成多个孔洞以露出所述导电电极， 其中所述孔洞具有非对称性的侧壁；及移除图案化光致抗蚀剂 层。本专利技术所述的电子元件封装体的制作方法，该第二构图自 连结处向远端渐缩。本专利技术所述的电子元件封装体的制作方法，所述孔洞穿过 所述晶片的内部以作为导通孔。本专利技术所述的电子元件封装体的制作方法，还包括形成一绝缘层以覆盖所述晶片，并延伸至所述导通孔的侧壁和所述导电电极上；及去除位于所述导通孔底部的该绝缘层，并暴露 出所述导电电极的表面。本专利技术所述的电子元件封装体的制作方法，所述导通孔包 括一 第 一侧壁与 一 第二侧壁，其中至少该第二侧壁倾斜于该晶圆面。本专利技术所述的电子元件封装体的制作方法，该第一侧壁相 邻于一切割区且实质垂直于该晶圆面。本专利技术所述的电子元件封装体的制作方法，该第 一 侧壁对 应于该第一构图，该第二侧壁对应于该第二构图。本专利技术所述的电子元件封装体的制作方法，还包括形成一 导线层于该绝缘层上，该导线层延伸至该导通孔的该第二侧壁 及该导电电极的表面上。本专利技术的另 一 实施例提供 一种电子元件封装体的制作方 法，包括提供一晶圆，包含多个晶粒区，以承载或形成多个 晶片，晶圆具有一第一表面及相对的一第二表面，其中第一表 面上或上方包括多个导电电极，以电性连接所述晶片；形成一 封装层，以覆盖晶圆的第一表面；提供一光罩并实施一光刻制 程以形成一图案化光致抗蚀剂层于该晶圆的第二表面上，该图 案化光致抗蚀剂层包括多个开口 ，其中所述开口对应光罩的图 案，该图案包括一相对较宽的第一构图，第一构图的一侧并连 结至少一渐缩的第二构图；以图案化光致抗蚀剂层为罩幕，对 晶圆的第二表面进行蚀刻，形成多个导通孔以露出所述导电电极，其中所述孔洞具有非对称性的侧壁；移除图案化光致抗蚀剂层；形成一绝缘层以覆盖晶圆的第二表面，并延伸至所述导 通孔的侧壁和导电电极上；及去除所述导通孔底部的绝缘层， 其暴露出所述导电电极的表面。本专利技术所述的电子元件封装体的制作方法，所述导电电极 包括一导电接触垫或一重布线路层。本专利技术所述的电子元件封装体的制作方法，所述导通孔包 括一第一侧壁与一第二侧壁，该第一侧壁相邻于一切割区且实 质垂直于该晶圆面，该第二侧壁倾斜于该晶圆面。本专利技术所述的电子元件封装体的制作方法，该第一侧壁对 应于该第一构图，该第二侧壁对应于该第二构图。本专利技术所述的电子元件封装体的制作方法，还包括形成多 个导线层于该绝缘层上，所述导线层自该第二表面延伸至所述导通孔的第二侧壁及所述导电电极的表面上。本专利技术所述的电子元件封装体的制作方法，还包括形成一 保护层以填入所述导通孔，并延伸至该晶圆的第二表面上；及 分割该晶圆以分离出多个封装晶片。本专利技术再一实施例提供一种电子元件封装体，其包含一 基底； 一金属层，位于该基底上； 一具有非对称性侧壁的导通 孔，形成于该基底之中并暴露出该金属层；及一导电层，形成 于该基底的一表面上，且延伸至该导通孔的非对称性侧壁上以 电性连接该金属层。本专利技术所述的电子元件封装体，该导通孔包含一第一侧壁 及一第二侧壁，且该第一侧壁与该基底的表面间的一水平夹角 与该第二侧壁与该基底的表面间的 一 水平夹角系不相等。本专利技术所述的电子元件封装体，该第 一 侧壁的该水平夹角 小于或等于90度。本专利技术所述的电子元件封装体，该第二侧壁的该水平夹角 小于或等于90度。本专利技术所述的电子元件封装体，该导通孔具有一第一开口 及一第二开口，且该第一开口小于该第二开口。本专利技术又一 实施例提供一种电子元件封装体的制作方法。此制作方法包括提供一上方形成有金属层的基底；接合一封 装层于该基底的第 一表面上；涂布一 光致抗蚀剂材料层于该基 底的第二表面上；通过一非对称性光罩，图案化该光致抗蚀剂 材料层，以形成一具有非对称性侧壁的一图案化光致抗蚀剂层； 及进行一蚀刻步骤，以形成具有非对称性侧壁的导通孔于该基 底之中；形成一绝缘层以包覆该导通孔；除去部分该绝缘层以 于该导通孔底部露出该金属层；及形成一导电层于该基底的第 二表面上，且延伸至该导通孔中以电性连接该金属层。由于，上述图案化光致抗蚀剂的开口图案可引发不同的蚀 刻速度，因此，可通过一次性的连续蚀刻步骤，制作具有非对 称性侧壁的孔洞，进而缩短制作流程及降低制作成本。附图说明图l至图6显示根据本专利技术实施例的制作一种电子元件封装 体的示意图7至图9显示依据本专利技术实施例于制作图案化光致抗蚀剂 层后的影像感测元件封装体背面的俯视图IO显示根据本专利技术实施例的制作一种电子元件封装体的 流程图ll至图16显示根据本专利技术的实施例的制作一种电子元件 封装体的剖面图。具体实施例方式接下来，通过实施例并配合后附图式，以详细说明本专利技术 的概念及具体实施的方式。在图式或描述中，相似或相同部分 的元件使用相同或相似的符号表示。而且，在图式中的元件的 形状或厚度可扩大，以简化或是方便标示。此外，未绘示或描 述的元件，可以具有本领域技术人员所知的形式。本专利技术将以 一 制作影像感测元件(image sensor)封装体的 具体实施例作为说明。然而，可以了解的是，本专利技术概念当然 也可以应用于其它需要制作导通孔(via hole)的半导体元件。亦 即，在本专利技术的封装体实施例中，其可应用于各种包含主动元 4牛或寻皮动元1牛(active or passive elements) 、 H字电3各或才莫如乂电^各 (digital or analog circuits)等集成电3各的电子元4牛(electronic components), 例^口是有关于光电元f牛(opto electronic devices)、 孩￡机电系统(Micro Electro Mechanical System; MEMS)、樣i流体 系统(micro fluidic systems),或利用热、光线及压力等物理量 变化来测量的物理感测器(Physical Sensor)。特别是可选择使用 晶圆级封装(wafer scale package; WSP)制程对影4象感测元件、 发光二极管(light-emitting diodes; LEDs)、 太阳能电池(solar cells)、射频元4牛(RF circuits)、本文档来自技高网...

【技术保护点】
一种电子元件封装体的制作方法，其特征在于，包括：　提供一晶圆，包含多个晶粒区，以承载或形成多个晶片，所述晶片上或上方包括多个导电电极；　提供一光罩并实施一光刻制程以形成一图案化光致抗蚀剂层于该晶圆上，该图案化光致抗蚀剂层包括多个开口，其中所述开口对应该光罩的图案，该图案包括一相对较宽的第一构图，该第一构图并连结至少一个相对较窄的第二构图；　以该图案化光致抗蚀剂层为罩幕，对该晶圆进行蚀刻，形成多个孔洞以露出所述导电电极，其中所述孔洞具有非对称性的侧壁；及　移除该图案化光致抗蚀剂层。

【技术特征摘要】
1.一种电子元件封装体的制作方法，其特征在于，包括提供一晶圆，包含多个晶粒区，以承载或形成多个晶片，所述晶片上或上方包括多个导电电极；提供一光罩并实施一光刻制程以形成一图案化光致抗蚀剂层于该晶圆上，该图案化光致抗蚀剂层包括多个开口，其中所述开口对应该光罩的图案，该图案包括一相对较宽的第一构图，该第一构图并连结至少一个相对较窄的第二构图；以该图案化光致抗蚀剂层为罩幕，对该晶圆进行蚀刻，形成多个孔洞以露出所述导电电极，其中所述孔洞具有非对称性的侧壁；及移除该图案化光致抗蚀剂层。2. 根据权利要求l所述的电子元件封装体的制作方法，其 特征在于，该第二构图自连结处向远端渐缩。3. 根据权利要求l所述的电子元件封装体的制作方法，其 特征在于，所述孔洞穿过所述晶片的内部以作为导通孔。4. 根据权利要求3所述的电子元件封装体的制作方法，其 特征在于，还包括形成一绝缘层以覆盖所述晶片，并延伸至所述导通孔的侧 壁和所述导电电才及上；及去除位于所述导通孔底部的该绝缘层，并暴露出所述导电 电才及的表面。5. 根据权利要求4所述的电子元件封装体的制作方法，其 特征在于，所述导通孔包括一第一侧壁与一第二侧壁，其中至 少该第二侧壁倾杀+于该晶圆面。6. 根据权利要求5所述的电子元件封装体的制作方法，其 特征在于，该第一侧壁相邻于一切割区且实质垂直于该晶圆面。7. 根据权利要求6所述的电子元件封装体的制作方法，其 特征在于，该第一侧壁对应于该第一构图，该第二侧壁对应于 该第二构图。8. 根据权利要求7所述的电子元件封装体的制作方法，其 特征在于，还包括形成一导线层于该绝缘层上，该导线层延伸 至该导通孔的该第二侧壁及该导电电极的表面上。9. 一种电子元件封装体的制作方法，其特征在于，包括 提供一晶圆，包含多个晶粒区，以承载或形成多个晶片，该晶圆具有一第一表面及相对的一第二表面，其中该第一表面 上或上方包括多个导电电极，以电性连接所述晶片；形成一封装层，以覆盖该晶圆的第一表面；提供一光罩并实施一光刻制程以形成一图案化光致抗蚀剂 层于该晶圆的第二表面上，该图案化光致抗蚀剂层包括多个开 口，其中所述开口对应该光罩的图案，该图案包括一相对较宽 的第 一构图，该第 一构图的 一侧并连结至少 一渐缩的第二构图；以该图案化光致抗蚀剂层为罩幕，对该晶圆的第二表面进 行蚀刻，形成多个导通孔以露出所述导电电极，其中所述孔洞 具有非对称性的侧壁；移除该图案化光致抗蚀剂层；形成一绝缘层以覆盖该晶圆的第二表面，并延伸至所述导 通...

【专利技术属性】
技术研发人员：徐长生，杨铭堃，黄旺根，赖志隆，钱文正，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]