三维芯片和存储器制造技术

本申请实施例公开了一种三维芯片和存储器。三维芯片包括至少两个晶圆，至少两个晶圆之间通过导电结构三维堆叠连接。导电结构包括至少一个第一导电结构和至少一个第二导电结构，第一导电结构与第二导电结构相邻设置，第二导电结构接地；或导电结构包括至少两个第三导电结构，至少两个第三导电结构之间的距离大于预设距离。本申请实施例通过第一导电结构与第二导电结构相邻设置，并且第二导电结构接地，缩短了信号的回流路径，降低信号在第一导电结构上传输时发生的串扰，或设置至少两个第三导电结构之间的距离大于预设距离，降低了信号在第三导电结构上传输时发生的串扰，从而提高了三维芯片的使用可靠性。高了三维芯片的使用可靠性。高了三维芯片的使用可靠性。

【技术实现步骤摘要】
三维芯片和存储器


[0001]本申请实施例涉及芯片的
，尤其涉及一种三维芯片和一种存储器。

技术介绍

[0002]相关技术中，晶圆之间通常通过混合键合的方式进行三维堆叠，形成三维芯片，从而提高信号在不同晶圆之间的传输效率。
[0003]但是，通过混合键合的方式堆叠晶圆，导致信号在晶圆之间传输时容易发生串扰，降低了信号在晶圆之间传输的准确性。

技术实现思路

[0004]为了解决上述技术问题中至少之一，本申请实施例提供了一种三维芯片和一种存储器。
[0005]第一方面，本申请实施例提供了一种三维芯片，包括至少两个晶圆，至少两个晶圆之间通过导电结构三维堆叠连接；导电结构包括至少一个第一导电结构和至少一个第二导电结构，第一导电结构与第二导电结构相邻设置，第二导电结构接地；或导电结构包括至少两个第三导电结构，至少两个第三导电结构之间的距离大于预设距离。
[0006]在一种可行的实施方式中，导电结构还包括第四导电结构，第四导电结构设置在至少两个第三导电结构之间，第四导电结构接地。
[0007]在一种可行的实施方式中，导电结构还包括第四导电结构，第四导电结构与第三导电结构相邻设置，第四导电结构接地。
[0008]在一种可行的实施方式中，导电结构还包括第四导电结构，第四导电结构围绕第三导电结构设置，第四导电结构接地。
[0009]在一种可行的实施方式中，第一导电结构的数量为至少两个，至少两个第一导电结构之间的距离小于或等于预设距离。
[0010]在一种可行的实施方式中，三维芯片为方形，至少两个第三导电结构分别设置于三维芯片的对角线顶点位置；或三维芯片为圆形，至少两个第三导电结构分别设置于三维芯片的直径的顶点位置。
[0011]在一种可行的实施方式中，第一导电结构的数量为至少两个，部分第一导电结构用于传输频率大于或等于频率阈值的信号，其余部分第一导电结构用于传输频率小于频率阈值的信号，其余部分第一导电结构为除部分第一导电结构外剩余的第一导电结构；部分第三导电结构用于传输频率大于或等于频率阈值的信号，其余部分第三导电结构用于传输频率小于频率阈值的信号，其余部分第三导电结构为除部分第三导电结构外剩余的第三导电结构。
[0012]在一种可行的实施方式中，第一导电结构用于传输频率大于或等于频率阈值的信号；第三导电结构用于传输频率大于或等于频率阈值的信号。
[0013]在一种可行的实施方式中，第一导电结构包括差分导电结构，差分导电结构包括
正差分导电结构和负差分导电结构，正差分导电结构与负差分导电结构相邻设置；第三导电结构包括差分导电结构，差分导电结构包括正差分导电结构和负差分导电结构，正差分导电结构与负差分导电结构相邻设置。
[0014]第二方面，本申请实施例提供了一种存储器，存储器包括上述第一方面的三维芯片。
[0015]本申请实施例有益效果如下：
[0016]本申请实施例通过第一导电结构与第二导电结构相邻设置，并且第二导电结构接地，缩短了第一导电结构上信号的回流路径，从而降低了信号在第一导电结构上传输时发生的串扰，提高了信号在第一导电结构上传输的准确性。同时，还能够降低信号在第一导电结构上传输时发生的损耗，减少信号传输过程中的反射，进一步提高了信号在第一导电结构上传输的准确性，提高三维芯片的使用可靠性。
[0017]或者，至少两个第三导电结构之间的距离大于预设距离，降低了信号在第三导电结构上传输时发生的串扰，提高了信号在第三导电结构上传输的准确性，从而确保了三维芯片的使用可靠性。
附图说明
[0018]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0019]图1为本申请提供的一种实施例的三维芯片结构示意图之一；
[0020]图2为本申请提供的一种实施例的三维芯片结构示意图之二；
[0021]图3为本申请提供的一种实施例的导电结构分布示意图之一；
[0022]图4为本申请提供的一种实施例的导电结构分布示意图之二；
[0023]图5为本申请提供的一种实施例的导电结构分布示意图之三；
[0024]图6为本申请提供的一种实施例的导电结构分布示意图之四；
[0025]图7为本申请提供的一种实施例的导电结构分布示意图之五；
[0026]图8为本申请提供的一种实施例的导电结构分布示意图之六；
[0027]图9为本申请提供的一种实施例的导电结构分布示意图之七。
[0028]其中，图1至图9中附图标记与部件名称之间的对应关系为：
[0029]100：三维芯片，110：晶圆，120：导电结构，122：第一导电结构，124：第二导电结构，126：第三导电结构，128：第四导电结构；150：差分导电结构，152：正差分导电结构，154：负差分导电结构。
具体实施方式
[0030]为了能够更清楚地理解本技术的上述目的、特征和优点，下面结合附图和具体实施方式对本技术进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0031]在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是，本技术还可以采用其他不同于在此描述的其他方式来实施，因此，本技术的保护范围并
不受下面公开的具体实施例的限制。
[0032]第一方面，如图1和图2所示，本申请实施例提供了一种三维芯片100，包括至少两个晶圆110。至少两个晶圆110之间通过导电结构120三维堆叠连接。导电结构120包括至少一个第一导电结构122和至少一个第二导电结构124，第一导电结构122与第二导电结构124相邻设置，第二导电结构124接地；或导电结构120包括至少两个第三导电结构126，至少两个第三导电结构126之间的距离大于预设距离。
[0033]在一些示例中，至少两个晶圆110可以包括逻辑晶圆和存储晶圆，存储晶圆用于存储数据，逻辑晶圆用于对数据进行逻辑计算，提高了三维芯片100的适用性。在一些示例中，至少两个晶圆110之间可以通过混合键合的方式，进行三维堆叠连接。
[0034]至少两个晶圆110之间通过导电结构120三维堆叠连接，可以理解地，导电结构120的数量为多个，不同的导电结构120的作用可以相同，也可以不同。可以理解地，至少部分导电结构120用于传输信号，导电结构120传输的信号类型可以相同，也可以不同。
[0035]导电结构120包括至少一个第一导电结构122和至少一个第二导电结构124，可以理解地，第一导电结构122用于传输信号，第一导电结构122传输的信号通过第二导电结构124回流接地。
[0036]第一导电结构122与第二导电结构124相邻设置，从而缩短了信号的回流路径，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维芯片，其特征在于，包括：至少两个晶圆，至少两个所述晶圆之间通过导电结构三维堆叠连接；所述导电结构包括至少一个第一导电结构和至少一个第二导电结构，所述第一导电结构与所述第二导电结构相邻设置，所述第二导电结构接地；或所述导电结构包括至少两个第三导电结构，至少两个所述第三导电结构之间的距离大于预设距离。2.根据权利要求1所述的三维芯片，其特征在于，所述导电结构还包括：第四导电结构，所述第四导电结构设置在至少两个所述第三导电结构之间，所述第四导电结构接地。3.根据权利要求1所述的三维芯片，其特征在于，所述导电结构还包括：第四导电结构，所述第四导电结构与所述第三导电结构相邻设置，所述第四导电结构接地。4.根据权利要求1所述的三维芯片，其特征在于，所述导电结构还包括：第四导电结构，所述第四导电结构围绕所述第三导电结构设置，所述第四导电结构接地。5.根据权利要求1所述的三维芯片，其特征在于，所述第一导电结构的数量为至少两个，至少两个所述第一导电结构之间的距离小于或等于所述预设距离。6.根据权利要求1所述的三维芯片，其特征在于，所述三维芯片为方形，至少两个所述第三导电结构分别设置于所述三维芯片的对角线顶点位置；或所述三维芯片为圆形，至少两个所述第三导电结构分别设置...

【专利技术属性】
技术研发人员：王慧梅，周小锋，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：