存储器件的制作方法技术

本发明专利技术提供的存储器件的制作方法，包括：提供衬底；在衬底上形成栅极绝缘层和接触窗口；形成浮栅材料层；刻蚀浮栅材料层；执行氧化工艺，使浮栅材料层位于第一漏区一侧超出第一接触窗口的部分被氧化，以及浮栅材料层位于第二漏区一侧超出第二接触窗口的部分被氧化，形成侧墙氧化层；去除侧墙氧化层以及位于浮栅材料层覆盖范围以外的栅极绝缘层。如此一来，在接触窗口的靠近漏区一侧，衬底与半浮栅之间不再保留部分栅极绝缘层，半浮栅晶体管在工作时，降低了载流子进入半浮栅的势垒，降低了载流子被二氧化硅/硅界面缺陷捕获的风险，有助于提高载流子进入半浮栅的速度以及半浮栅晶体管的编程速度，提高了存储器件的可靠性。提高了存储器件的可靠性。提高了存储器件的可靠性。

【技术实现步骤摘要】
存储器件的制作方法


[0001]本专利技术涉及半导体
，尤其涉及一种存储器件的制作方法。

技术介绍

[0002]半导体存储器被用于各种电子领域。其中，非易失存储器可以在断电的情况下长期保存数据。浮栅晶体管是一种主流的非易失存储器。一般而言，浮栅晶体管具有层叠的栅极结构，该栅极结构包括浮栅(浮置栅极)和至少部分覆盖浮栅的控制栅(控制栅极)，其中，浮栅被绝缘介质包围，通过外加高电压控制载流子以隧穿或热载流子注入的方式穿过栅极绝缘层，从而改变浮栅中的存储电荷数量，可以调节晶体管阈值电压的大小，即对应于逻辑的“0”与“1”。但是，隧穿或热载流子注入均需要较高的工作电压(～20V)和较长的时间，存在功耗和速度问题。传统浮栅晶体管电子隧穿于禁带宽度例如8.9ev的高势垒氧化硅绝缘介质。
[0003]为了进一步提高非易失存储器的性能，半浮栅晶体管(Semi Floating Gate Transistor，SFGT)的概念被提出。相较于传统的浮栅晶体管，半浮栅晶体管在被浮栅覆盖的栅极绝缘层靠近漏区的区域开了一个接触窗口，浮栅通过该接触窗口接触衬底，形成隧穿场效应晶体管(Tunneling Field
‑
Effect Transistor，TFET)，通过接触窗口接触衬底之后，传统浮栅晶体管的浮栅在半浮栅晶体管中称为半浮栅。半浮栅隧穿于禁带宽度例如1.1eV的硅材料内，隧穿势垒大为降低。半浮栅晶体管利用TFET的量子隧穿效应以及pn结二极管来替代传统的氧化硅擦写窗口，实现对浮栅的充放电，可以大大降低晶体管的工作电压，并且提高了晶体管的工作速度，实现低电压下更快速的数据写入与擦除，便于满足芯片低功耗的需求。
[0004]图1是一种现有半浮栅晶体管的剖面结构示意图。参照图1，衬底100上设置有栅极绝缘层110，衬底100中设有掺杂的源区101和漏区103以及掺杂区105、107、109。111为侧墙。在靠近漏区103一侧，栅极绝缘层110中形成有半浮栅的接触窗口110a，半浮栅120覆盖栅极绝缘层110的上表面，并且通过接触窗口110a接触衬底100。衬底100中的掺杂区109、掺杂区107、漏区103以及控制栅140和栅间介质层130构成了TFET，即传统浮栅晶体管中与周围电气绝缘的浮栅在该结构中成为了半浮栅120，称为半浮栅晶体管。以该结构为n型半浮栅晶体管为例，当控制栅140施加负偏压并且漏区103施加正偏压使TFET打开时，带间隧穿发生，空穴经接触窗口110a从掺杂区109注入到半浮栅120之中，半浮栅120中的正电荷增加，即写入逻辑“1”；当控制栅140施加正偏压并且漏区103施加负偏压时，嵌入的二极管(掺杂区109与掺杂区107构成pn结)正偏，半浮栅120中存储的正电荷通过掺杂区109释放，电荷量降低，即写入逻辑“0”。
[0005]但是，目前半浮栅晶体管的编程(Program)速度还不足，影响包括半浮栅晶体管的存储器件的可靠性。

技术实现思路

[0006]为了解决现有半浮栅晶体管存在的上述问题，本专利技术提供一种存储器件的制作方法，提高了载流子进入半浮栅的速度以及半浮栅晶体管的编程速度，提高了存储器件的可靠性。
[0007]本专利技术提供一种存储器件的制作方法，包括：
[0008]提供衬底，其上表面一侧预设有共用源区、位于所述共用源区两侧的第一漏区和第二漏区；
[0009]在所述衬底上形成栅极绝缘层，所述栅极绝缘层中形成有暴露出所述衬底的第一接触窗口和第二接触窗口，所述第一接触窗口位于所述共用源区和所述第一漏区之间，所述第二接触窗口位于所述共用源区和所述第二漏区之间；
[0010]在所述第一漏区和所述第二漏区之间形成覆盖所述衬底和所述栅极绝缘层的浮栅材料层；
[0011]刻蚀所述浮栅材料层，以去除所述浮栅材料层位于所述第一接触窗口与所述第一漏区之间的部分区域以及位于所述第二接触窗口与所述第二漏区之间的部分区域；
[0012]执行氧化工艺，使所述浮栅材料层位于所述第一漏区一侧超出所述第一接触窗口的部分被氧化，以及所述浮栅材料层位于所述第二漏区一侧超出所述第二接触窗口的部分被氧化，形成侧墙氧化层；
[0013]去除所述侧墙氧化层以及位于所述浮栅材料层覆盖范围以外的所述栅极绝缘层。
[0014]进一步的，形成覆盖所述衬底和所述栅极绝缘层的浮栅材料层之后，还包括：
[0015]形成隔离层，所述隔离层覆盖所述浮栅材料层；
[0016]刻蚀所述隔离层，所述隔离层的刻蚀区域与所述浮栅材料层的刻蚀区域相同。
[0017]进一步的，执行氧化工艺采用快速热氧化方法或原位水蒸气氧化方法。
[0018]进一步的，采用磷酸去除所述隔离层，采用氢氟酸去除所述侧墙氧化层以及位于所述浮栅材料层覆盖范围以外的所述栅极绝缘层。
[0019]进一步的，提供所述衬底包括：
[0020]在所述衬底中掺杂第二掺杂类型的离子形成阱区；在所述阱区中掺杂第一掺杂类型的离子形成掺杂区，所述掺杂区从所述阱区内部延伸至所述衬底的上表面，所述共用源区和所述第一漏区和所述第二漏区均形成于所述掺杂区的顶部。
[0021]进一步的，在形成所述栅极绝缘层之前，还包括在所述共用源区和所述第一漏区之间的衬底中形成第一沟槽，并在所述共用源区和所述第二漏区之间的衬底中形成第二沟槽；所述第一接触窗口位于所述第一漏区和所述第一沟槽之间，所述第二接触窗口位于所述第二漏区和所述第二沟槽之间。
[0022]进一步的，在形成所述栅极绝缘层和所述浮栅材料层之后，所述栅极绝缘层还覆盖所述第一沟槽和所述第二沟槽的内表面，所述浮栅材料层覆盖所述栅极绝缘层并填充所述第一沟槽和所述第二沟槽。
[0023]进一步的，所述第一沟槽的深度和所述第二沟槽的深度均大于所述掺杂区的深度。
[0024]进一步的，去除所述侧墙氧化层以及位于氧化后的所述浮栅材料层覆盖范围以外的所述栅极绝缘层之后，还包括：
[0025]形成栅间介质层，所述栅间介质层覆盖所述浮栅材料层的上表面和侧表面，还覆盖所述第一接触窗口与所述第一漏区之间的衬底上表面，且还覆盖所述第二接触窗口与所述第二漏区之间的衬底上表面；
[0026]形成控制栅材料层，所述控制栅材料层覆盖所述栅间介质层。
[0027]进一步的，形成所述控制栅材料层之后，还包括：
[0028]图案化刻蚀所述控制栅材料层、栅间介质层以及浮栅材料层；剩余的所述控制栅材料层、栅间介质层以及浮栅材料层在所述第一漏区和所述共用源区之间的部分构成第一栅极叠层，在所述第二漏区和所述共用源区之间的部分构成第二栅极叠层；以及，
[0029]在所述第一栅极叠层和所述第二栅极叠层的侧壁形成侧墙，并进行离子注入，对应于所述共用源区在所述衬底中形成共用源极，对应于所述第一漏区在所述衬底中形成第一漏极，对应于所述第二漏区在所述衬底中形成第二漏极。
[0030]本专利技术还提供另一种存储器件的制作方法，包括：
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件的制作方法，其特征在于，包括：提供衬底，其上表面一侧预设有共用源区、位于所述共用源区两侧的第一漏区和第二漏区；在所述衬底上形成栅极绝缘层，所述栅极绝缘层中形成有暴露出所述衬底的第一接触窗口和第二接触窗口，所述第一接触窗口位于所述共用源区和所述第一漏区之间，所述第二接触窗口位于所述共用源区和所述第二漏区之间；在所述第一漏区和所述第二漏区之间形成覆盖所述衬底和所述栅极绝缘层的浮栅材料层；刻蚀所述浮栅材料层，以去除所述浮栅材料层位于所述第一接触窗口与所述第一漏区之间的部分区域以及位于所述第二接触窗口与所述第二漏区之间的部分区域；执行氧化工艺，使所述浮栅材料层位于所述第一漏区一侧超出所述第一接触窗口的部分被氧化，以及所述浮栅材料层位于所述第二漏区一侧超出所述第二接触窗口的部分被氧化，形成侧墙氧化层；去除所述侧墙氧化层以及位于所述浮栅材料层覆盖范围以外的所述栅极绝缘层。2.如权利要求1所述的存储器件的制作方法，其特征在于，形成覆盖所述衬底和所述栅极绝缘层的浮栅材料层之后，还包括：形成隔离层，所述隔离层覆盖所述浮栅材料层；刻蚀所述隔离层，所述隔离层的刻蚀区域与所述浮栅材料层的刻蚀区域相同。3.如权利要求1所述的存储器件的制作方法，其特征在于，执行氧化工艺采用快速热氧化方法或原位水蒸气氧化方法。4.如权利要求2所述的存储器件的制作方法，其特征在于，采用磷酸去除所述隔离层，采用氢氟酸去除所述侧墙氧化层以及位于所述浮栅材料层覆盖范围以外的所述栅极绝缘层。5.如权利要求1所述的存储器件的制作方法，其特征在于，提供所述衬底包括：在所述衬底中掺杂第二掺杂类型的离子形成阱区；在所述阱区中掺杂第一掺杂类型的离子形成掺杂区，所述掺杂区从所述阱区内部延伸至所述衬底的上表面，所述共用源区和所述第一漏区和所述第二漏区均形成于所述掺杂区的顶部。6.如权利要求5所述的存储器件的制作方法，其特征在于，在形成所述栅极绝缘层之前，还包括在所述共用源区和所述第一漏区之间之间的衬底中形成第一沟槽，并在所述共用源区和所述第二漏区之间的衬底中形成第二沟槽；所述第一接触窗口位于所述第一漏区和所述第一沟槽之间，所述第二接触窗口位于所述第二漏区和所述第二沟槽之间。7.如权利要求6所述的存储器件的制作方法，其特征在于，在形成所述栅极绝缘层和所述浮栅材料层之后，所述栅极绝缘层还覆盖所述第一沟槽和所述第二沟槽的内表面，所述浮栅材料层覆盖所述栅极绝缘层并填充所述第一沟槽和所述第二沟槽。8.如权利要求6所述的存储器件的制作方法，其特征在于，所述第一沟槽的深度和所述第二沟槽的...

【专利技术属性】
技术研发人员：龚风丛，曹开玮，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：