半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种具备二极管区和IGBT区，并且能够使二极管区的耐压比IGBT区的更高的半导体装置以及半导体装置的制造方法。半导体装置具有晶体管部和二极管部。晶体管部具有第一导电型的半导体基板、第二导电型的第一半导体区、第一导电型的第二半导体区、栅极绝缘膜、栅电极、第一导电型的第一半导体层、第二导电型的第三半导体区、第一电极、第二电极。二极管部具有半导体基板、第一半导体区、第一半导体层、第一导电型的第四半导体区、第一电极、第二电极。晶体管部的第一半导体层距半导体基板的背面的深度大于二极管部的第一半导体层距半导体基板的背面的深度。体基板的背面的深度。体基板的背面的深度。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法


[0001]本专利技术涉及一种半导体装置以及半导体装置的制造方法。

技术介绍

[0002]近年来，在产业机械、铁路车辆、电动汽车、发电领域等各种领域中，使用进行直流与交流的转换、同为直流或同为交流的电压电流转换的电力转换电路。为了进行该控制，使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、以及与该IGBT反向并联的FWD(Free Wheeling Diode：续流二极管)的功能。
[0003]已知有将该IGBT、以及与该IGBT反向并联的FWD一体化于同一半导体基板上而得的反向导通型IGBT(RC(Reverse Conducting：反向导通)
‑
IGBT)。在RC
‑
IGBT等功率半导体装置中，通常在n
‑
型漂移层的内部形成杂质浓度比n
‑
型漂移层的杂质浓度高的n型截止(FS：Field Stop)层。
[0004]对现有的具有n型FS层的RC
‑
IGBT的制造方法进行说明。图26～图28是示出现有的具有n型FS层的RC
‑
IGBT的制造过程中的状态的截面图。首先，利用通常的方法，在通常采用的厚的状态的n
‑
型半导体基板118的正面侧形成MOS栅极(由金属
‑
氧化膜
‑
半导体形成的绝缘栅极)、层间绝缘膜以及正面电极(电极焊盘)等正面元件结构(未图示)。接着，从背面侧磨削n
‑
型半导体基板118，一直磨削到作为半导体装置而使用的产品厚度的位置为止。
[0005]接着，从n
‑
型半导体基板118的磨削后的背面将磷(P)和/或硒(Se)进行离子注入200，在n
‑
型半导体基板118的背面侧的内部，从IGBT遍及二极管区而形成n
+
型FS层120。到此为止的状态被记载于图26。
[0006]接着，从n
‑
型半导体基板118的背面将硼(B)进行离子注入200，在n
‑
型半导体基板118的背面的表面层的、比n
+
型FS层120更浅的位置，从IGBT区遍及二极管区而形成p
+
型集电区122。到此为止的状态被记载于图27。
[0007]接着，利用光刻，在n
‑
型半导体基板118的背面形成将与二极管区对应的部分开口的抗蚀掩模201。接着，将该抗蚀掩模201作为掩模而从n
‑
型半导体基板118的背面将磷进行离子注入，使n
‑
型半导体基板118的背面的表面层的、二极管区中的p
+
型集电区122反转为n型而形成n
+
型阴极区182。到此为止的状态被记载于图28。
[0008]接着，通过灰化(抛光)处理去除抗蚀掩模201。接着，通过热处理使离子注入到n
‑
型半导体基板118的杂质扩散。接着，在n
‑
型半导体基板118的正面形成聚酰亚胺表面保护膜。接着，在半导体晶片的背面形成与p
+
型集电区122和n
+
型阴极区182接触的背面电极。其后，通过切断(切割)n
‑
型半导体基板118而单片化为一个一个的芯片状，从而完成现有的RC
‑
IGBT。
[0009]另外，已知有如下半导体装置，所述半导体装置具备设置在第一区域的第一导电型的第一半导体层、设置在第二区域的第二导电型的第二半导体层、设置在第一半导体层上和第二半导体层上的第二导电型的第四半导体层、设置在第四半导体层上的第一导电型的第五半导体层、设置在第五半导体层上的第一区域的一部分的第二导电型的第六半导体
层、设置在第一区域的第二电极、以及设置在第二区域的第三电极，第三半导体层与第三电极之间的距离、以及第二区域的第三半导体层与第五半导体层之间的距离中的至少一者比第三半导体层与第二电极之间的距离短(例如，参照下述专利文献1)。
[0010]另外，已知有如下半导体装置，所述半导体装置通过从基板背面侧以不同的射程进行多次质子照射，在形成深度不同的第一～第四n型层后，使质子活化，从基板背面向比质子照射的射程更深的位置照射氦，导入晶格缺陷，在调整晶格缺陷量的热处理时形成第5n型层，从而构成n型FS层(例如，参照下述专利文献2)。
[0011]现有技术文献
[0012]专利文献
[0013]专利文献1：日本特开2016
‑
139719号公报
[0014]专利文献2：国际公开第2017/047285号

技术实现思路

[0015]技术问题
[0016]然而，若按n
+
型FS层120、p
+
型集电区122的顺序形成，则导致n
+
型FS层120形成为距n
‑
型半导体基板118的背面的距离均等的层。在该情况下，导致制造出在IGBT区与二极管区具有同一耐压的半导体装置。
[0017]若反向恢复浪涌电压因开关速度的高速化而变大，则在二极管区施加有与IGBT区相比较高的电压。因此，若在IGBT区与二极管区为同一耐压，则有二极管区容易被先破坏的课题。
[0018]本专利技术为了消除上述现有技术的问题，其目的在于，提供一种具备二极管区和IGBT区，并且能够将二极管区设为比IGBT区更高耐压的半导体装置以及半导体装置的制造方法。
[0019]技术方案
[0020]为了解决上述课题，并实现本专利技术的目的，本专利技术的半导体装置具有如下特征。半导体装置具备晶体管部和二极管部。晶体管部具有：第一导电型的半导体基板；第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；第一导电型的第二半导体区，其选择性地设置在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层；栅极绝缘膜，其与所述第一半导体区接触；栅电极，其设置在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面；第一导电型的第一半导体层，其设置在所述半导体基板的内部；第二导电型的第三半导体区，其设置在所述半导体基板的背面侧；第一电极，其设置在所述第一半导体区的表面和所述第二半导体区的表面；以及第二电极，其设置在所述第三半导体区的表面。二极管部具有：所述半导体基板；所述第一半导体区；所述第一半导体层；第一导电型的第四半导体区，其设置在所述半导体基板的背面侧；所述第一电极，其设置在所述第一半导体区的表面；以及所述第二电极，其设置在所述第四半导体区的表面。所述晶体管部的所述第一半导体层距所述半导体基板的背面的深度大于所述二极管部的所述第一半导体层距所述半导体基板的背面的深度。
[0021]另外，本专利技术的半导体装置在上述专利技术的基础上，其特征在于，所述晶体管部的所述第一半导体层的厚度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具备晶体管部和二极管部，所述晶体管部具有：第一导电型的半导体基板；第二导电型的第一半导体区，其设置在所述半导体基板的正面侧；第一导电型的第二半导体区，其选择性地设置在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层；栅极绝缘膜，其与所述第一半导体区接触；栅电极，其设置在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面；第一导电型的第一半导体层，其设置在所述半导体基板的内部；第二导电型的第三半导体区，其设置在所述半导体基板的背面侧；第一电极，其设置在所述第一半导体区的表面和所述第二半导体区的表面；以及第二电极，其设置在所述第三半导体区的表面，所述二极管部具有：所述半导体基板；所述第一半导体区；所述第一半导体层；第一导电型的第四半导体区，其设置在所述半导体基板的背面侧；所述第一电极，其设置在所述第一半导体区的表面；以及所述第二电极，其设置在所述第四半导体区的表面，所述晶体管部的所述第一半导体层距所述半导体基板的背面的深度大于所述二极管部的所述第一半导体层距所述半导体基板的背面的深度。2.根据权利要求1所述的半导体装置，其特征在于，所述晶体管部的所述第一半导体层的厚度与所述二极管部的所述第一半导体层的厚度相同，在所述晶体管部，在所述第一半导体层与所述第三半导体区之间存在所述半导体基板。3.根据权利要求1或2所述的半导体装置，其特征在于，所述半导体装置具有：有源区，其具备所述晶体管部和所述二极管部，并且流通有电流；以及终端构造部，其配置在所述有源区的外侧，并且形成有包围所述有源区的周围的耐压结构，所述终端构造部具有所述半导体基板、所述第一半导体层、所述第四半导体区、所述第二电极，所述二极管部的所述第一半导体层距所述半导体基板的背面的深度与所述终端构造部的所述第一半导体层距所述半导体基板的背面的深度相同。4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，在俯视下，所述晶体管部和所述二极管部并列地设置在所述有源区内。5.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：
第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极；第五工序，使所述半导体基板的与所述二极管部对应的背面层的晶体缺陷的量比所述半导体基板的与所述晶体管部对应的背面层的晶体缺陷的量多；第六工序，在所述第五工序之后且在进行退火处理之前，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；第七工序，在所述半导体基板的与所述晶体管部对应的背面上形成第二导电型的第三半导体区；第八工序，在所述半导体基板的与所述二极管部对应的背面上形成第一导电型的第四半导体区；以及第九工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。6.根据权利要求5所述的半导体装置的制造方法，其特征在于，为了形成所述第一半导体层而使用磷(P)。7.根据权利要求5或6所述的半导体装置的制造方法，其特征在于，为了使与所述二极管部对应的背面层的晶体缺陷的量比与所述晶体管部对应的背面层的晶体缺陷的量多，进行氩(Ar)、氙(Xe)或硅(Si)的离子注入。8.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极；第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区；第六工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区；第七工序，在所述第六工序之后且在进行退火处理之前，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；以及第八工序，在所述第三半导体区的表面与所述第四半导体区的表面形成第二电极。9.根据权利要求8所述的半导体装置的制造方法，其特征在于，在所述第五工序中注入的杂质是硼(B)，在所述第六工序中注入的杂质是磷(P)或砷
(As)。10.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：第一工序，在半导体基板的正面侧形成第二导电型的第一半导体区；第二工序，在所述第一半导体区的相对于所述半导体基板侧相反一侧的表面层选择性地形成第一导电型的第二半导体区；第三工序，在所述晶体管部形成与所述第一半导体区接触的栅极绝缘膜，并且在所述栅极绝缘膜的与所述第一半导体区接触的面相反一侧的表面形成栅电极；第四工序，在所述晶体管部的所述第一半导体区的表面和所述第二半导体区的表面、以及所述二极管部的所述第一半导体区的表面形成第一电极；第五工序，从所述半导体基板的背面侧注入成为第二导电型的杂质而形成第二导电型的第三半导体区；第六工序，以使针对与所述二极管部对应的所述第三半导体区的激光退火的强度比针对与所述晶体管部对应的所述第三半导体区的激光退火的强度弱的方式进行用于使所述第三半导体区有源化的激光退火；第七工序，从所述半导体基板的背面侧注入成为第一导电型的杂质而形成第一导电型的第一半导体层；第八工序，在与所述二极管部对应的所述第三半导体区注入成为第一导电型的杂质而形成第一导电型的第四半导体区；以及第九工序，在所述第三半导体区与所述第四半导体区的表面形成第二电极。11.一种半导体装置的制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，其包括...

【专利技术属性】
技术研发人员：上村和贵，洼内源宜，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：