具有多保护环结构的萧特基二极管制造技术

一种具有多保护环结构的萧特基二极管，包含一半导体基层、一背金属层、一外延层、一介电层、一第一金属层、一钝化层与一第二金属层。其中，外延层堆叠于半导体基层，包含一终端沟槽结构、一第一离子布植保护环、一第二离子布植保护环及一第三离子布植保护环。介电层是在一终止区内堆叠于外延层。第一金属层堆叠于终端沟槽结构与介电层，并开设有一沟槽。钝化层堆叠于第一金属层与介电层。第二金属层堆叠于第一金属层与钝化层。通过第一离子布植保护环、第二离子布植保护环与第三离子布植保护环的宽度依序递减，有效的使电压步阶地分布。有效的使电压步阶地分布。有效的使电压步阶地分布。

【技术实现步骤摘要】
具有多保护环结构的萧特基二极管


[0001]本专利技术涉及一种萧特基二极管，尤其是涉及一种具有多保护环结构的萧特基二极管。

技术介绍

[0002]一般来说，理想的整流器应具有低顺向压降、高逆向崩溃电压与零漏电流等特性，其中由于利用金属-半导体接面作为萧特基势垒的萧特基二极管具有低顺向压降与高速切换的特性，因此广泛应用于功率整流元件中，但萧特基二极管仍存在有逆向偏压较低与逆向漏电流偏大的缺点，进而使萧特基二极管的应用受到了限制。
[0003]承上所述，萧特基二极管主要可以分为传统的平面萧特基二极管(PlanarSchottky)与沟槽式萧特基二极管(Trench Schottky)。平面萧特基二极管主要是将半导体与金属一层一层的堆叠而形成堆叠结构，往往需要在顺向压降与漏电流等性能之间作取舍，因此在不增加漏电流的情况下提升崩溃电压是主要研究方向。
[0004]沟槽式萧特基二极管主要是在硅晶层蚀刻沟槽后再充填多晶硅，以通过沟槽内的多晶硅来有效的耗尽漂移区内的漂移电子而使电场均匀分布，比传统的平面萧特基二极管具有更低的顺向电压降(Low VF)和逆向漏电流(LowIR)。
[0005]请参阅图1，图1是显示现有的沟槽式萧特基二极管的剖面示意图。如图所示，一种沟槽式萧特基二极管PA100包含一半导体基层PA1、一背金属层PA2、一外延层PA3、一介电层PA4、一第一金属层PA5、一钝化层PA6以及一第二金属层PA7。
[0006]背金属层PA2是形成于半导体基层PA1的背面。外延层PA3是形成于半导体基层PA1的正面，并具有相邻的一晶胞区PA3a与一终止区PA3b，且外延层PA3还包含多个晶胞结构PA31(图中仅显示两个)、一终端沟槽结构PA32以及一保护环结构PA33。多个晶胞结构PA31是彼此相间隔地位于于晶胞区PA3a内，而终端沟槽结构PA32是位于晶胞区PA3a与终止区PA3b的交界处，并与多个晶胞结构PA31其中邻近于终止区PA3b者间隔设置。保护环结构PA33是邻接于终端沟槽结构PA32。
[0007]介电层PA4是在终止区PA3b内堆叠于终端沟槽结构PA32与保护环结构PA33。第一金属层PA5是在晶胞区PA3a内堆叠于外延层PA3，并延伸至终止区PA3b内堆叠于介电层PA4。钝化层PA6是堆叠于第一金属层PA5，并自晶胞区PA3a延伸至终止区PA3b的介电层PA4。第二金属层PA7是堆叠于第一金属层PA5与钝化层PA6上，并自晶胞区PA3a延伸至终止区PA3b。
[0008]如上所述，现有的沟槽式萧特基二极管PA100主要是将第一金属层PA5与第二金属层PA7延伸至终止区来提高逆向偏压，并在外延层PA3设有保护环结构PA33来分散电位，但由于保护环结构PA33所能达到的电位缓冲能力有限，导致沟槽式萧特基二极管PA100的电荷还是容易集中在边缘的终止区而容易发生过早崩溃的现象。

技术实现思路

[0009]有鉴于在现有技术中，现有技术的沟槽式萧特基二极管为了提高逆向偏压而将第
一金属层与第二金属层延伸至终止区，但也因此使外延层的表面容易累积表面电荷，而虽然现有的沟槽式萧特基二极管设有保护环结构来防止电位的剧烈变化，但其效果仍有限；缘此，本专利技术的主要目的在于提供一种萧特基二极管，可以通过结构上的变化来降低表面电荷的累积，并避免过早崩溃。
[0010]本专利技术为解决现有技术的问题，所采用的必要技术手段是提供一种具有多保护环结构的萧特基二极管，包含一半导体基层、一背金属层、一外延层、一介电层、一第一金属层、一钝化层以及一第二金属层。
[0011]背金属层是设置于半导体基层的一侧。外延层是形成于半导体基层相对于背金属层的另一侧，并具有一晶胞区与一终止区，且外延层包含一终端沟槽(termination trench)结构、一第一离子布植保护环、一第二离子布植保护环以及一第三离子布植保护环。
[0012]终端沟槽结构是位于晶胞区与终止区的交界处；第一离子布植保护环是在终止区内邻接于终端沟槽结构，并具有一第一宽度。第二离子布植保护环是在终止区内与第一离子布植保护环间隔设置，并具有一小于第一宽度的第二宽度。第三离子布植保护环是在终止区内与第二离子布植保护环间隔设置，并具有一小于第二宽度的第三宽度。
[0013]介电层是在终止区内堆叠于终端沟槽结构、第一离子布植保护环、第二离子布植保护环以及第三离子布植保护环。
[0014]第一金属层包含一本体部以及一分隔部。本体部是在晶胞区内堆叠于终端沟槽结构，并自晶胞区延伸至终止区而堆叠位于第一离子布植保护环上方的介电层。分隔部是在终止区内堆叠于介电层，并朝外延层延伸穿过介电层而电性接触第三离子布植保护环，且分隔部是与本体部形成一露出介电层的沟槽。
[0015]钝化层是在晶胞区内部分堆叠于本体部，并延伸至终止区内堆叠于本体部、沟槽、分隔部与介电层。第二金属层是在晶胞区内堆叠于第一金属层与钝化层，并自晶胞区延伸至终止区而堆叠位于第一离子布植保护环上方的钝化层。
[0016]在上述必要技术手段所衍生的一附属技术手段中，第二离子布植保护环是以一第一间距与第一离子布植保护环间隔设置，第三离子布植保护环是以一第二间距与第二离子布植保护环间隔设置，且第二间距大于第一间距。优选者，第一间距与第二间距的比例为1：1.2。
[0017]在上述必要技术手段所衍生的一附属技术手段中，第一宽度、第二宽度与第三宽度的比例为4：2：1。
[0018]在上述必要技术手段所衍生的一附属技术手段中，介电层包含一正硅酸乙酯(tetraethyl orthosilicate，TEOS)薄膜与一硼磷硅玻璃(BPSG)薄膜，正硅酸乙酯薄膜是在终止区内堆叠于外延层，硼磷硅玻璃薄膜是在终止区内堆叠于正硅酸乙酯薄膜。
[0019]在上述必要技术手段所衍生的一附属技术手段中，外延层还包含多个晶胞沟槽(cell trench)结构，晶胞沟槽结构是位于晶胞区内。
[0020]综上所述，本专利技术的具有多保护环结构的萧特基二极管通过将第一金属层分成相间隔的本体部与分隔部，可以有效的利用分隔部来防止表面电荷的累积，且由于本专利技术的具有多保护环结构的萧特基二极管更在终止区设有宽度由晶胞区朝终止区逐渐递减的第一离子布植保护环、第二离子布植保护环与第三离子布植保护环，因此可以有效的使整个
具有多保护环结构的萧特基二极管的电位曲线产生阶段性的变化，进而有效的防止过早崩溃的现象产生。
[0021]本专利技术所采用的具体实施例，将通过以下的实施例及附图作进一步的说明。
附图说明
[0022]图1是显示现有的沟槽式萧特基二极管的剖面示意图；
[0023]图2是显示本专利技术优选实施例所提供的具有多保护环结构的萧特基二极管的剖面示意图；
[0024]图3是显示本专利技术优选实施例所提供的具有多保护环结构的萧特基二极管的电位分布曲线示意图；以及
[0025]图4是显示本专利技术优选实施例所提供的具有多保护环结构的萧特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有多保护环结构的萧特基二极管，包含：一半导体基层；一背金属层，是设置于该半导体基层的一侧；一外延层，是形成于该半导体基层相对于该背金属层的另一侧，并具有一晶胞区与一终止区，且该外延层包含：一终端沟槽结构，是位于该晶胞区与该终止区的交界处；一第一离子布植保护环，是在该终止区内邻接于该终端沟槽结构，并具有一第一宽度；一第二离子布植保护环，是在该终止区内与该第一离子布植保护环间隔设置，并具有一小于该第一宽度的第二宽度；以及一第三离子布植保护环，是在该终止区内与该第二离子布植保护环间隔设置，并具有一小于该第二宽度的第三宽度；一介电层，是在该终止区内堆叠于该终端沟槽结构、该第一离子布植保护环、该第二离子布植保护环以及该第三离子布植保护环；一第一金属层，包含：一本体部，是在该晶胞区内堆叠于该终端沟槽结构，并自该晶胞区延伸至该终止区而堆叠位于该第一离子布植保护环上方的该介电层；以及一分隔部，是在该终止区内堆叠于该介电层，并朝该外延层延伸穿过该介电层而电性接触该第三离子布植保护环，且该分隔部是与该本体部形成一露出该介电层的沟槽；一钝化层，是在该晶胞区内部分堆叠于该本体部，...

【专利技术属性】
技术研发人员：蔡宜龙，赛德，
申请(专利权)人：台湾半导体股份有限公司，
类型：发明
国别省市：