电子封装件制造技术

本发明专利技术涉及一种电子封装件，其以多个焊线作为屏蔽结构，该焊线焊接于一承载有电子元件的承载件上，从而利用该焊线不会受温度、湿度及其它环境因素的影响，避免该屏蔽结构从该承载件上剥离或脱落的问题。载件上剥离或脱落的问题。载件上剥离或脱落的问题。

【技术实现步骤摘要】
电子封装件


[0001]本专利技术有关一种半导体封装制程，尤指一种具屏蔽结构的电子封装件。

技术介绍

[0002]随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集成度方向发展，且随着封装技术的演进，芯片的封装技术也越来越多样化，半导体封装件的尺寸或体积也随之不断缩小，借以使该半导体封装件达到轻薄短小的目的。
[0003]为符合电子产品轻薄短小的趋势，使得其上封装件的设置密度增加，但是此将导致封装件间容易产生电磁干扰(electromagnetic interference，EMI)的现象。
[0004]为解决各电子封装件之间的电磁干扰的问题，通常会于封装件的封装过程中，于外部设置屏蔽件，以避免各封装件间的电磁干扰。
[0005]如图1所示，悉知半导体封装件1通过于一封装基板10上设置至少一半导体元件11,11
’
，再以封装胶体13包覆该半导体元件11,11
’
，之后，经由导电胶120将一屏蔽罩12接合于该封装基板10上，以令该屏蔽罩12遮盖该半导体元件11,11
’
。
[0006]然而，悉知半导体封装件1中，该导电胶120的粘着性会受到温度、湿度及其它环境因素的影响而降低，致使该屏蔽罩12容易从该封装基板10上剥离或脱落。
[0007]此外，当该屏蔽罩12固定至该封装胶体13上时，该屏蔽罩12的尺寸与形状需与该封装胶体13的尺寸与形状相互配合，因而两者的配合度需极为精密，使该屏蔽罩12与该封装胶体13于制作上需具备一定的相对位置的准确度，导致制作成本提高且耗费制程时间。
[0008]另外，该屏蔽罩12与该封装胶体13于尺寸与形状需相互配合，故若配置不同尺寸与形状的半导体元件11,11
’
时，需搭配不同尺寸与形状的屏蔽罩，导致需特制模具，以制作不同尺寸与形状的封装胶体13，因而增加制作成本与时间。
[0009]因此，如何克服上述悉知技术的种种问题，实已成为目前业界亟待克服的难题。

技术实现思路

[0010]鉴于上述悉知技术的种种缺陷，本专利技术提供一种电子封装件，可避免屏蔽结构从承载件上剥离或脱落的问题。
[0011]本专利技术的电子封装件包括：承载件；电子元件，其设于该承载件上；以及屏蔽结构，其包含多个焊线部，且各该焊线部以连续打线方式立设于该承载件上，其中，该焊线部呈弧形线状，其定义有第一线段、第二线段及连接该第一线段与第二线段的弯折段。
[0012]前述的电子封装件中，该第一线段的长度与该第二线段的长度为不相等。
[0013]前述的电子封装件中，该焊线部为单一线段。
[0014]前述的电子封装件中，该屏蔽结构形成一封闭回路。
[0015]前述的电子封装件中，还包括包覆该电子元件与该屏蔽结构的封装层。例如，该屏蔽结构局部外露于该封装层。又包括形成于该封装层上的屏蔽层。进一步，该屏蔽层电性连接该承载件；或者，该屏蔽层接触该屏蔽结构；亦或，该屏蔽层未接触该屏蔽结构。
[0016]前述的电子封装件中，该多个焊线部之间全部连续打线，使该屏蔽结构呈一体式。
[0017]前述的电子封装件中，该多个焊线部的其中相邻两者之间中断连续打线，使该屏蔽结构呈不连续的多段式。
[0018]本专利技术还提供一种电子封装件，包括：承载件；电子元件，其设于该承载件上；以及屏蔽结构，其包含多个焊线部，且各该焊线部以连续打线方式立设于该承载件上，其中，该焊线部具有第一焊线及第二焊线，该第一焊线呈弧形线状且其一端对应该第二焊线配置，同时该第二焊线为单一线段且其立设于该承载件上。
[0019]前述的电子封装件中，该第一焊线相对该承载件的高度低于该第二焊线相对该承载件的高度。
[0020]前述的电子封装件中，该第一焊线定义有第一线段、第二线段及连接该第一线段与第二线段的弯折段。
[0021]前述的电子封装件中，该第二焊线以其一端处结合至该第一焊线所接置之处。
[0022]前述的电子封装件中，还包括包覆该电子元件与该屏蔽结构的封装层。例如，该屏蔽结构局部外露于该封装层。又包括形成于该封装层上的屏蔽层。例如，该屏蔽层电性连接该承载件；或者，该屏蔽层接触该屏蔽结构；亦或，该屏蔽层未接触该屏蔽结构。
[0023]由上可知，本专利技术的电子封装件中，主要经由该焊线部作为屏蔽结构，以焊接于该承载件上，而不会受温度、湿度及其它环境因素的影响，故相比于悉知技术，本专利技术的电子封装件可有效避免该屏蔽结构从该承载件上剥离或脱落的问题。
附图说明
[0024]图1为悉知半导体封装件的剖视示意图。
[0025]图2为本专利技术的电子封装件的第一实施例的上视示意图。
[0026]图2
’
为本专利技术的电子封装件的第一实施例的其中一视角的剖视示意图。
[0027]图2A为图2的屏蔽结构的制作方式的侧面示意图。
[0028]图2B为图2A的另一态样示意图。
[0029]图3A为本专利技术的电子封装件的第一实施例的另一视角的剖视示意图。
[0030]图3A
’
为图3A的另一态样的剖视示意图。
[0031]图3B为本专利技术的电子封装件的第二实施例的剖视示意图。
[0032]图3C为本专利技术的电子封装件的第三实施例的剖视示意图。
[0033]图4A为本专利技术的电子封装件的第四实施例的局部上视示意图。
[0034]图4B为图4A的局部立体示意图。
[0035]图4C及图4C
’
为图4A的不同态样的剖视示意图。
[0036]图5为本专利技术的电子封装件的第五实施例的剖视示意图。
[0037]图6为本专利技术的电子封装件的第六实施例的上视示意图。
[0038]附图标记说明
[0039]1ꢀꢀꢀꢀꢀꢀꢀ
半导体封装件
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
ꢀꢀꢀꢀꢀꢀ
封装基板
[0040]11,11
’ꢀ
半导体元件
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12
ꢀꢀꢀꢀꢀꢀ
屏蔽罩
[0041]120
ꢀꢀꢀꢀꢀ
导电胶
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
13
ꢀꢀꢀꢀꢀꢀ
封装胶体
[0042]2,2
’
,3,4,5,6 电子封装件
ꢀꢀꢀꢀꢀ
20
ꢀꢀꢀꢀꢀꢀ
承载件
[0043]20a
ꢀꢀꢀꢀꢀ
第一侧
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20b
ꢀꢀꢀꢀꢀ
第二侧
[0044]20c
ꢀꢀꢀꢀꢀ
侧面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200
ꢀꢀꢀꢀꢀ
线路层
[0045]201
ꢀꢀꢀꢀꢀ
电性接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，其特征在于，包括：承载件；电子元件，其设于该承载件上；以及屏蔽结构，其包含多个焊线部，且各该焊线部以连续打线方式立设于该承载件上，其中，该焊线部呈弧形线状，其定义有第一线段、第二线段及连接该第一线段与第二线段的弯折段。2.如权利要求1所述的电子封装件，其特征在于，该第一线段的长度与该第二线段的长度为不相等。3.如权利要求1所述的电子封装件，其特征在于，该焊线部为单一线段。4.如权利要求1所述的电子封装件，其特征在于，该屏蔽结构形成一封闭回路。5.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括包覆该电子元件与该屏蔽结构的封装层。6.如权利要求5所述的电子封装件，其特征在于，该屏蔽结构为局部外露于该封装层。7.如权利要求5所述的电子封装件，其特征在于，该电子封装件还包括形成于该封装层上的屏蔽层。8.如权利要求7所述的电子封装件，其特征在于，该屏蔽层电性连接该承载件。9.如权利要求7所述的电子封装件，其特征在于，该屏蔽层接触该屏蔽结构。10.如权利要求7所述的电子封装件，其特征在于，该屏蔽层未接触该屏蔽结构。11.如权利要求1所述的电子封装件，其特征在于，该多个焊线部之间为全部连续打线，使该屏蔽结构呈一体式。12.如权利要求1所述的电子封装件，其特征在于，该多个焊线部的其中相邻两者之间为中断连续打线，使该屏蔽结构呈不...

【专利技术属性】
技术研发人员：邱志贤，蔡文荣，叶育玮，蔡宗贤，石启良，杨胜明，廖彬宏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：