芯片电阻器、其制造方法以及该制造方法中使用的框架技术

一种芯片电阻器，备有：　　　　具有在厚度方向上隔着间隔的表背面和在宽度方向上隔着间隔并在一定方向上延伸的一对侧面的芯片状的电阻体；和　　　　在该电阻体的背面上在所述一定方向上隔着间隔并排地设置的多个电极，其特征在于，具有：　　　　覆盖所述电阻体的背面中所述多个电极间的区域的第一绝缘层；和　　　　覆盖所述电阻体的所述一对侧面的第二绝缘层。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及芯片电阻器，其制造方法以及该制造方法中使用的框架。
技术介绍
作为现有的芯片电阻器之一例，有如图37中所示者(参照例如特开2002-57009号公报)。图示的芯片电阻器B具有在金属制的芯片状的电阻体90的下面90b上设置一对电极91的构成。这一对电极91隔着空隙部93相互隔开。在各电极91的下表面，作为用来改善安装时的锡焊性的手段，形成焊锡层92。该芯片电阻器B通过图38A～图38E中所示的方法来制造。首先，如图38A中所示，作为电阻体90和电极91的材料，准备两张金属板90′、91′，如图38B中所示，把金属板91′重合接合于金属板90′的下表面。接着，如图38C中所示，通过机械加工切削金属板91′的一部分，形成空隙部93。然后，如图38D中所示，在金属板91′的下表面上形成焊锡层92′后，如图38E中所示，切断金属板90′、91′。借此，制造芯片电阻器B。但是，在上述现有技术中，存在着以下的问题。第一，电阻体90的下面90b的一对电极91间的区域，或电阻体90的各侧面90c，没有绝缘保护。因此，在利用锡焊把芯片电阻器B面安装于想要部位时，从各电极91的下方突出的焊锡的一部分有时附着于电阻体90的下面90b或各侧面90c。由于发生这种事态，所以电阻值中产生很大的误差，利用芯片电阻器B所构成的电气电路的规格中产生偏差。这种问题，在谋求芯片电阻器B的低电阻化，减小电阻值的误差的必要性越高就变得越深刻。第二，在上述现有技术的制造方法中，一系列的制造作业是烦杂的，存在着芯片电阻器的生产率差这样的问题。更具体地说，在现有技术中，通过机械加工来形成空隙部93。此外，在该加工之际，不得不高精度地精加工一对电极91间的尺寸Sb。因此，上述加工有必要相当慎重地进行，芯片电阻器B的生产率变差。进而，在上述现有技术中，因为经过切削加工制造芯片电阻器B，故还发生起因于该切削加工精度的电极间电阻值的误差。第三，在把芯片电阻器装入想要的电路的情况下，进行该芯片电阻器的安装是否适当的检查。在该情况下，优选是通过从外部的观察进行芯片电阻器是否适当地焊接的判断。因此，优选是安装中所用的焊锡的一部分形成为附着于芯片电阻器的电阻体的端面的焊脚(fillet)。这样一来，可以判断在确认焊脚的存在时，芯片电阻器的安装适当的可能性高，此外相反在无法确认焊脚的存在时，芯片电阻器的安装不适当的可能性高。与此相对照，在上述现有技术中，虽然在各电极91的下面上形成焊锡层92，但是仅靠设置该焊锡层92有时形成焊脚是困难的。虽然在通过回流(reflow)焊的方法把芯片电阻器B面安装于想要部位之际，各电极91的成为接合对象的部分上预先涂布了焊膏，但是如果是其涂布量不足的情况，则不能形成适当的焊脚。因而，在上述现有技术中，通过焊脚的有无来判断芯片电阻器B的面安装是否适当是困难的、不便的。此外，在上述现有技术中，由于未形成焊脚，有时在锡焊的接合强度中产生不足。第四，芯片电阻器B在一对电极91并排的方向上各电极91的宽度Sa成为比较大者。因而，在使测定探头接触于一对电极91而测定电阻值的情况下，使测定探头接触于一对电极91的各个的内侧缘部91a的情况下的电阻值Ra，与接触于外侧缘部91b的情况下的电阻值Rb之差也增大。由于像这样使测定探头接触于各电极91的某个部分致使电阻值大不相同，所以在使用芯片电阻器B的情况下，通过其使用方法而在电阻值上发生很大偏差，是不好的。更具体地说，例如在利用锡焊把芯片电阻器B面安装于想要部位的情况下，上述焊锡不是对各电极91的下面整个区域紧密接触，例如有时仅偏接触于靠近各电极91的内侧缘部91a附近部分。与此相反，也有时上述焊锡仅偏接触于靠近各电极91的下面的外侧缘部91b附近部分。在上述现有技术中，在这类情况下电阻值中发生很大偏差。在令芯片电阻器B为例如10mΩ以下的低电阻的情况下，即使使上述电阻值Ra与电阻值Rb之差很小，如果与芯片电阻器B的总体的电阻值相比，其差的比率也非常之大。因而，越谋求芯片电阻器B的低电阻化，上述问题变得越深刻。作为抑制上述四个问题的手段，可以考虑例如加大各电极91的厚度，减小各电极91本身的电阻的手段。但是，如果用这种手段，则除了芯片电阻器B的总体的厚度加大外，形成空隙部93时的金属板91′的切削量增多，招致芯片电阻器B的制造成本升高这样的问题。
技术实现思路
本专利技术的目的在于提供一种能够解决或者抑制上述问题的芯片电阻器及其制造方法。本专利技术的另一个目的在于提供一种适合于这种芯片电阻器的制造的框架。由本专利技术的第1方面所提供的芯片电阻器，备有具有在厚度方向上隔着间隔的表背面和在宽度方向上隔着间隔并在一定方向上延伸的一对侧面的芯片状的电阻体；和在该电阻体的背面上在所述一定方向上隔着间隔并排地设置的多个电极，其特征在于，具有覆盖所述电阻体的背面中所述多个电极间的区域的第一绝缘层；和覆盖所述电阻体的所述一对侧面的第二绝缘层。优选是，根据本专利技术的芯片电阻器，还备有覆盖所述电阻体的表面的第三绝缘层。优选是，所述第一至第三绝缘层当中，至少两个绝缘层为同一材质。优选是，所述各电极的厚度大于所述第一绝缘层的厚度。优选是，设置两对以上的电极作为所述多个电极。优选是，所述电阻体具有在所述一定方向上隔开间隔的一对端面，在所述各端面上形成焊锡层。优选是，所述多个电极设置成离开所述电阻体的背面的所述一定方向的端缘。由本专利技术的第2方面所提供的芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面，在该电阻体材料的纵长方向上设有隔着间隔并排的多个电极，并且所述背面的所述多个电极间区域和所述电阻体材料的一对侧面由第一和第二绝缘层所覆盖；和通过在其纵长方向的多个部位切断所述电阻器集合体，分割成多个芯片电阻器的工序。优选是，制作所述棒状的电阻器集合体的工序包括在设置在作为电阻体材料的平板的单面上形成图形后的绝缘层与成为所述各电极的导电层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层的工序。优选是，所述制作棒状的电阻器集合体的工序包括在作为电阻体材料的平板的单面上图形形成绝缘层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层，并且在形成所述图形形成后的绝缘层的面上形成多个电极的工序。优选是，根据本专利技术的芯片电阻器的制造方法，还包括在将所述把电阻器集合体分割成多个芯片电阻器前，形成覆盖所述电阻体材料的表面的第三绝缘层的工序。由本专利技术的第3方面所提供的芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面上，设有在该电阻体材料的纵长方向上隔着间隔并排的多个电极和覆盖这些多个电极间区域的第一绝缘层；通过在其纵长方向的多个部位切断所述电阻器集合体，分割成电阻体的侧面露出的多个芯片电阻器的工序；以及在这些多个芯片电阻器的各电阻体的侧面上形成第二绝缘层的工序。由本专利技术的第4方面所提供的芯片电阻器的制造方法，其特征在于，包括准备由备有具有表背面和一对侧面而在一定方向上延伸的多个板状部、和支持这些多个板状部的支持部的导电性构件组成的框架；在所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种芯片电阻器，备有具有在厚度方向上隔着间隔的表背面和在宽度方向上隔着间隔并在一定方向上延伸的一对侧面的芯片状的电阻体；和在该电阻体的背面上在所述一定方向上隔着间隔并排地设置的多个电极，其特征在于，具有覆盖所述电阻体的背面中所述多个电极间的区域的第一绝缘层；和覆盖所述电阻体的所述一对侧面的第二绝缘层。2.根据权利要求1所述的芯片电阻器，其特征在于，还备有覆盖所述电阻体的表面的第三绝缘层。3.根据权利要求2所述的芯片电阻器，其特征在于，所述第一至第三绝缘层当中，至少两个绝缘层为同一材质。4.根据权利要求2所述的芯片电阻器，其特征在于，所述各电极的厚度大于所述第一绝缘层的厚度。5.根据权利要求2所述的芯片电阻器，其特征在于，设置两对以上的电极作为所述多个电极。6.根据权利要求1所述的芯片电阻器，其特征在于，所述电阻体具有在所述一定方向上隔开间隔的一对端面，在所述各端面上形成焊锡层。7.根据权利要求1中所述的芯片电阻器，其特征在于，所述多个电极设置成离开所述电阻体的背面的所述一定方向的端缘。8.一种芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面，在该电阻体材料的纵长方向上设有隔着间隔并排的多个电极，并且所述背面的所述多个电极间区域和所述电阻体材料的一对侧面由第一和第二绝缘层所覆盖；和通过在其纵长方向的多个部位切断所述电阻器集合体，分割成多个芯片电阻器的工序。9.根据权利要求8所述的芯片电阻器的制造方法，其特征在于，制作所述棒状的电阻器集合体的工序包括在设置在作为电阻体材料的平板的单面上形成图形后的绝缘层与成为所述各电极的导电层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层的工序。10.根据权利要求8所述的芯片电阻器的制造方法，其特征在于，所述制作棒状的电阻器集合体的工序包括在作为电阻体材料的平板的单面上图形形成绝缘层后，把所述平板分割成所述棒状的电阻体材料的工序；和在所述棒状的电阻体材料的一对侧面上形成绝缘层，并且在形成所述图形形成后的绝缘层的面上形成多个电极的工序。11.根据权利要求8所述的芯片电阻器的制造方法，其特征在于，还包括在将所述把电阻器集合体分割成多个芯片电阻器前，形成覆盖所述电阻体材料的表面的第三绝缘层的工序。12.一种芯片电阻器的制造方法，其特征在于，包括制作棒状的电阻器集合体的工序，该电阻器集合体在棒状的电阻体材料的背面上，设有在该电阻体材料的纵长方向上隔着间隔并排的多个电极和覆盖这些多个电极间区域的第一绝缘层；通过在其纵长方向的多个部位切断所述电阻器集合体，分割成电阻体的侧面露出的多个芯片电阻器的工序；以及在这些多个芯片电阻器的各电阻体的侧面上形成第二绝缘层的工序。13.一种芯片电阻器的制造方法，其特征在于，包括准备由备有具有表背面和一对侧面而在一定方向上延伸的多个板状部、和支持这些多个板状部的支持部的导电性构件组成的框架；在所述各板状部的表背面的某一方上形成在所述一定方向上隔着间隔并排的多个电极和位于这些多个电极间区域的第一绝缘层，并且在所述各板状部的一对侧面上形成第二绝缘层，由此制作多个棒状的电阻器集合体的工序；和以使所述各板状部为多个芯片状的电阻体的方式，把所述各电阻器集合体分割成多个芯片电阻器的工序。14.根据权利要求13所述的芯片电阻器的制造方法，其特征在于，所述在各板状部的一对侧面上形成第二绝缘层的工序，通过使所述各板状部与所述框架的支持部的连接部扭转变形，从而在使所述各板状部绕着在其纵长方向上延伸的轴线旋转的状态下进行。15.根据权利要求14所述的芯片电阻器的制造方法，其特征在于，作为所述框架，使用所述连接部比所述板状部宽度窄地形成的框架。16.根据权利要求13所述的芯片电阻器的制造方法，其特征在于，还包括在所述电阻器集合体分割成多个芯片电阻器前，在所述各板状部的表背面中形成所述第一绝缘层的面的对峙面上，形成第三绝缘层的工序。17.根据权利要求16所述的芯片电阻器的制造方法，其特征在于，所述制作棒状的电阻器集合体的工序包括在所述各板状部上形成所述第一至...

【专利技术属性】
技术研发人员：田之，三轮忠，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：