用于对三维FeRAM中的存储单元进行读取和写入的方法技术

公开了一种用于三维铁电存储器件的编程方法。该编程方法包括在目标存储单元的选定的字线上施加第一电压。目标存储单元具有分别对应于第一阈值电压和第二阈值电压的第一逻辑状态和第二逻辑状态。第一和第二阈值电压是由目标存储单元中的铁电膜的两个相反的电极化方向确定的。该编程方法还包括在选定的位线上施加第二电压，其中第一电压和第二电压之间的电压差具有大于铁电膜的矫顽电压的幅值，使得目标存储单元从第一逻辑状态切换到第二逻辑状态。状态。状态。

【技术实现步骤摘要】
用于对三维FeRAM中的存储单元进行读取和写入的方法
[0001]本申请为分案申请，其原申请是于2020年8月11日(国际申请日为2020年7月3日)向中国专利局提交的专利申请，申请号为202080001482.6，专利技术名称为“用于对三维FeRAM中的存储单元进行读取和写入的方法”。


[0002]本公开总体上涉及半导体
，并且更具体地，涉及用于对三维(3D)铁电随机存取存储器(FeRAM)中的存储单元进行读取和写入的方法。

技术介绍

[0003]随着存储器件缩小到较小的管芯尺寸以降低制造成本并提高存储密度，由于工艺技术的限制和可靠性问题，平面存储单元的缩放面临着挑战。三维(3D)存储器架构可以解决平面存储单元中的密度和性能限制。
[0004]在3D NAND闪存存储器中，可以基于电荷捕获技术对存储单元进行编程以进行数据存储。存储单元的存储信息取决于存储层中所捕获的电荷量。尽管3D NAND存储器可以是高密度和经济有效的，但是由于所需的外围设备(例如，电荷泵)，3D NAND存储器在系统级别上遭受写入速度低和功耗高的问题。因此，存在对在保持3D NAND技术的优势同时解决这些问题的需求。
[0005]铁电随机存取存储器(FeRAM)是一种高性能、低功耗的非易失性存储器，其可以结合常规的非易失性存储器(闪存和EEPROM)和高速RAM(SRAM和DRAM)的优点。FeRAM因其更低的功耗、更快的响应速度、以及对多次读写操作的更大的耐久力而可以胜过诸如EEPROM和闪存的现有存储器。但是，传统的平面FeRAM难以缩小。FeRAM的信号裕量随着单元面积的减小而降低，因为提高铁电材料的固有极化是具有挑战性的。通过用铁电材料(例如，Si:HfO2)代替3D NAND闪存存储器中的电荷捕获存储层，可以形成3D铁电NAND闪存存储器。3D结构中的铁电材料的有效面积可以比存储单元的单位面积大得多。因此，3D FeRAM可以具有可缩放的尺寸而不会降低性能。本公开的目的是提供用于对3D FeRAM中的铁电存储单元进行读取和写入的各种方法。

技术实现思路

[0006]在本公开中描述了用于对三维(3D)铁电存储器件中的存储单元进行读取和写入的方法的实施例。
[0007]本公开的一个方面提供了一种三维铁电存储器件的读取方法。该读取方法包括在目标存储单元的选定的字线上施加读取电压。目标存储单元具有对应于较高阈值电压和较低阈值电压的两个逻辑状态，该两个逻辑状态是由目标存储单元中的铁电膜的两个相反的电极化方向确定的。读取电压小于较高阈值电压且大于较低阈值电压。该读取方法还包括测量流过目标存储单元的电流。
[0008]在一些实施例中，读取方法还包括使选定的存储串电连接到位线和阵列公共源
极。选定的存储串具有包括目标存储单元的第一多个堆叠的存储单元。在位线处测量电流。
[0009]在一些实施例中，读取方法还包括在未选定的字线上施加通过电压。在一些实施例中，在未选定的字线上施加通过电压包括施加幅值大于较高阈值电压的通过电压，以接通未选定的字线上的所有存储单元。施加通过电压还包括施加幅值小于铁电膜的矫顽电压的通过电压，以使得电极化方向不被切换。
[0010]本公开的另一方面提供了一种三维铁电存储器件的编程方法。在一些实施例中，该编程方法包括在目标存储单元的选定的字线上施加第一电压。目标存储单元包括分别对应于第一阈值电压和第二阈值电压的第一逻辑状态和第二逻辑状态。第一和第二阈值电压是由目标存储单元中的铁电膜的两个相反的电极化方向确定的。编程方法还包括在连接到目标存储单元的漏极端子的选定的位线上施加第二电压。第一和第二电压之间的电压差具有大于铁电膜的矫顽电压的幅值，以使目标存储单元从第一逻辑状态切换到第二逻辑状态。
[0011]在一些实施例中，使目标存储单元从第一逻辑状态切换到第二逻辑状态包括使电极化方向切换到相反方向。
[0012]在一些实施例中，施加第一和第二电压包括施加具有相反符号和相同幅值的电压。在一些实施例中，第一电压可以是正电压，并且第二电压可以是负电压。使目标存储单元从第一逻辑状态切换到第二逻辑状态包括使目标存储单元从第一阈值电压切换到第二阈值电压，第一阈值电压高于第二阈值电压。
[0013]在一些实施例中，第一电压可以是负电压，并且第二电压可以是正电压。在一些实施例中，使目标存储单元从第一逻辑状态切换到第二逻辑状态包括使目标存储单元从第一阈值电压切换到第二阈值电压。第一阈值电压低于第二阈值电压。
[0014]在一些实施例中，编程方法还包括在未选定的字线上施加通过电压。通过电压高于第一阈值电压和第二阈值电压，并且通过电压的幅度小于铁电膜的矫顽电压。在一些实施例中，通过电压被施加在未选定的位线上。第一电压和通过电压之间的第二电压差包括小于铁电膜的矫顽电压的幅值。禁止未选定的存储单元在第一和第二逻辑状态之间切换。
[0015]在一些实施例中，第一和第二电压可以是持续时间在10ns至100μs之间的范围内的电压脉冲。
[0016]在一些实施例中，第一和第二电压可以具有在约1.5V至约5V之间的范围内的幅值。
[0017]在一些实施例中，编程方法还包括：接通连接到目标存储单元的源极端子和阵列公共源极的下部选择晶体管；以及在阵列公共源极上施加第二电压。
[0018]在一些实施例中，编程方法还包括关断连接到目标存储单元的源极端子的下部选择晶体管。
[0019]在一些实施例中，编程方法还包括接通连接到目标存储单元的漏极端子和选定的位线的顶部选择晶体管。
[0020]本公开的另一方面提供了一种三维铁电存储器件。三维铁电存储器件的存储单元包括铁电膜。该存储单元包括分别对应于第一阈值电压和第二阈值电压的第一逻辑状态和第二逻辑状态。第一和第二阈值电压可以是通过铁电膜的两个相反的电极化方向确定的。存储单元被配置为通过在选定的字线上施加第一电压并在选定的位线上施加第二电压来
编程，其中第一电压与第二电压之间的电压差包括大于铁电膜的矫顽电压的幅值，以使存储单元从第一逻辑状态切换到第二逻辑状态。
[0021]在一些实施例中，第一电压可以是正电压，第二电压可以是负电压，并且第一阈值电压可以高于第二阈值电压。
[0022]在一些实施例中，第一电压可以是负电压，第二电压可以是正电压，并且第一阈值电压可以低于第二阈值电压。
[0023]在一些实施例中，三维铁电存储器件还包括交替的导电层和电介质层的膜堆叠体、以及垂直延伸穿过该膜堆叠体的多个存储串，其中多个存储串均具有存储单元中的一个或多个。
[0024]在一些实施例中，存储单元还包括由沟道层和铁电膜围绕的芯填充膜。
[0025]在一些实施例中，存储单元还包括在铁电膜和沟道层之间的界面层。
[0026]在一些实施例中，存储单元还包括在铁电膜和沟道层之间的底部电极。
[0027]在一些实施例中，当铁电膜具有从沟道层指向导电层的方向的电极化时，存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维铁电存储器件的编程方法，包括：在目标存储单元的选定的字线上施加第一电压，其中：所述目标存储单元包括分别对应于第一阈值电压和第二阈值电压的第一逻辑状态和第二逻辑状态，所述第一阈值电压和所述第二阈值电压是由所述目标存储单元中的铁电膜的两个相反的电极化方向确定的；以及在连接到所述目标存储单元的漏极端子的选定的位线上施加第二电压，其中，所述第一电压和所述第二电压之间的电压差包括大于所述铁电膜的矫顽电压的第一幅值，以使所述目标存储单元从所述第一逻辑状态切换到所述第二逻辑状态；在未选定的位线上施加通过电压，其中，所述第一电压和所述通过电压之间的第二电压差包括小于所述铁电膜的所述矫顽电压的第三幅值；并且禁止未选定的存储单元在所述第一逻辑状态和所述第二逻辑状态之间切换。2.根据权利要求1所述的编程方法，其中，使所述目标存储单元从所述第一逻辑状态切换到所述第二逻辑状态包括使所述电极化方向切换到相反方向。3.根据权利要求1所述的编程方法，其中，施加所述第一电压和所述第二电压包括施加具有相反符号和相同幅值的电压。4.根据权利要求3所述的编程方法，其中，施加所述第一电压包括施加正电压，并且其中，施加所述第二电压包括施加负电压。5.根据权利要求4所述的编程方法，其中，使所述目标存储单元从所述第一逻辑状态切换到所述第二逻辑状态包括：使所述目标存储单元从所述第一阈值电压切换到所述第二阈值电压，所述第一阈值电压高于所述第二阈值电压。6.根据权利要求3所述的编程方法，其中，施加所述第一电压包括施加负电压，并且其中，施加所述第二电压包括施加正电压。7.根据权利要求6所述的编程方法，其中，使所述目标存储单元从所述第一逻辑状态切换到所述第二逻辑状态包括：使所述目标存储单元从所述第一阈值电压切换到所述第二阈值电压，所述第一阈值电压低于所述第二阈值电压。8.根据权利要求1所述的编程方法，还包括：在未选定的字线上施加所述通过电压，其中，所述通过电压高于所述第一阈值电压和所述第二阈值电压，并且所述通过电压具有小于所述铁电膜的所述矫顽电压的第二幅值。9.根据权利要求1所述的编程方法，还包括：在未选定的位线上施加所述第一电压，使得禁止未选定的存储单元在所述第一逻辑状态和所述第二逻辑状态之间切换。10.根据权利要求1所述的编程方法，其中，施加所述第一电压和所述第二电压包括施加持续时间在10ns至100μs之间的范围内的电压脉冲。11.根据权利要求1所述的编程方法，其中，施加所述第一电压和所述第二电压包括施加幅值在约1.5V至约5V之间的范围内的电压。12.根据权利要求1所述的编程方法，还包括：接通连接到所述目标存储单元的源极端子和阵列公共源极的下部选择晶体管；以及在所述阵列公共源极上施加所述第二电压。
13.根据权利要求1所述的编程方法，还包括：关断连接到所述目标存储单元的源极端子的下部选择晶体管。14.根据权利要求1所述的编程方法，还包括：接通连接到所述目标...

【专利技术属性】
技术研发人员：汤强，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：