半导体装置及其试验方法制造方法及图纸

本发明专利技术提供一种在一个封装内混装多个半导体芯片的装置，虽结构简单，但可以更有效地进行动作试验。本半导体装置，在一个封装（１１）内，作为多个半导体芯片，混装着具有数据处理功能的逻辑芯片（１２）以及存储该逻辑芯片（１２）处理过的、或应处理的数据的存储器芯片（１３）。而且，在该半导体装置中，具备：根据外部指令自动地向存储器电路（１５）进行数据写入的自动改写电路（１６）；和选择性地切换对上述存储器电路（１５）的访问由该自动改写电路（１６）进行还是由逻辑电路（１４）进行的选择器（１８）。另外，作为逻辑试验器的外部试验装置（１７），在向上述自动改写电路（１６）输出开始试验指令后，启动逻辑电路（１４）的动作试验。

【技术实现步骤摘要】

本专利技术涉及在一个封装内混装多个半导体芯片，也就是MCP(多芯片封装)化的。
技术介绍
以往，作为这种半导体装置，公知例如在专利文献1中看到的半导体装置。即，该半导体装置构成为，在一个封装内具备例如具有数据处理功能的逻辑芯片(逻辑LSI)或、存储该逻辑芯片处理过的、或应处理的数据的存储器芯片(存储器LSI)等。即，若向构成逻辑芯片的如DSP(数据信号处理器)内输入所定的数据，则其数据由该逻辑电路进行一次适当的处理。然后，通常被处理的数据输入到上述存储器芯片后，就被写入构成该存储器芯片的如由闪存等构成的存储器电路而被存储下来。与此相反，上述逻辑电路将应处理的数据预先写入上述存储器电路后，也被存储下来。作为半导体装置，由于通过采用这种结构，不仅可以降低封装成本，而且也能任意选择混装在上述封装内的LSI等的组合，故也可以一并降低作为系统LSI的开发风险及开发成本。(专利文献1)特开平2003-77296号公报。然而，这种半导体装置在发货之前，需要进行用于判定上述各个芯片的好坏的试验。一般，逻辑芯片与存储器芯片MCP化的半导体装置管脚数多。因此，采用只能对管脚数少的封装进行试验的存储器检查器就不能进行试验，而需要在对管脚数较多的封装也能进行试验的逻辑检查器上进行试验。这里，逻辑检查器可以发出比存储器检查器更加复杂的试验用信号或进行判定，反之，由于对应于管脚多的封装，故可以同时进行测试的封装个数少。但是，作为MCP化的半导体装置的存储器芯片，特别是当采用闪存等能电改写的非易失性存储器时，数据的写入本身就需要长时间，那么由同时可测定封装的个数少的逻辑检查器进行试验，试验成本变为高价了。
技术实现思路
鉴于这种情况，本专利技术的目的是提供一种作为在一个封装内混装多个半导体芯片的装置，不但结构简单，而且可以更有效地进行动作试验的。为了达到该目的，本专利技术的半导体装置，作为在一个封装内混装多个半导体芯片而成的半导体装置，所述半导体芯片包括具有处理所定数据的逻辑电路的逻辑芯片；及具有由存储该逻辑电路处理过或应处理的数据的能电改写的非易失性存储器构成的存储器电路的存储器芯片，通过具备根据外部指令自动地将试验数据写入上述存储器电路的自动改写电路；和选择性地切换由该自动改写电路访问还是由上述逻辑电路访问上述存储器电路的切换电路，从而不但结构简单，就其动作试验而言也能更加有效地进行。另一方面，在本专利技术的半导体装置的试验方法中，作为一种半导体装置的试验方法，其中在一个封装内混装多个半导体芯片，所述半导体芯片包括具有处理所定数据的逻辑电路的逻辑芯片；及具有由存储该逻辑电路处理过或应处理的数据的能电改写的非易失性存储器构成的存储器电路的存储器芯片，同时该装置具备根据外部指令自动地将试验数据写入上述存储器电路的自动改写电路；和选择性地切换由该自动改写电路访问还是由上述逻辑电路访问上述存储器电路的切换电路而成，通过与由上述自动改写电路向上述存储器电路自动写入试验数据并行，由外部试验装置进行上述逻辑电路的动作试验，从而作为半导体装置，同样不但结构简单，而且就其动作试验而言能更有效地进行。在本专利技术的半导体装置中，针对由存储数据的能电改写的非易失性存储器构成的存储器电路，根据外部指令，通过内置的切换电路来自动改写试验数据。由此，不但结构简单，而且就其动作试验而言能更有效地进行。另一方面，在本专利技术的半导体装置的试验方法中，与根据来自外部的指令进行的由自动改写电路向上述存储器电路自动改写试验数据并行，由外部试验装置进行逻辑电路的动作试验。由此，同样不但结构简单，而且就其动作试验而言能更有效地进行。附图说明图1是表示本专利技术的半导体装置的第一实施方式的结构的框图。图2是表示该第一实施方式的半导体装置的主要自动改写电路的电路构成的框图。图3是表示第一实施方式的半导体装置的试验顺序的流程图。图4是表示本专利技术的半导体装置的第二实施方式的结构的框图。图5是表示闪存的数据改写及读出命令的图。图6是表示闪存的擦除动作的时间图。图7是表示闪存的编程动作的时间图。图中11、21-封装，12、22-逻辑芯片，12a、22a-端子，13、23-存储器芯片，13a-控制信号输入部，13b-控制逻辑，13c-地址输入部，13d-地址缓冲锁存器，13e-数据输入输出部，13f-输入输出缓冲数据锁存器，13g-行译码器，13h-列译码器，14、24-逻辑电路，15、25-存储器电路，16、26-自动改写电路，16a-改写控制电路，16b-计数器电路，16c-地址产生电路，16d-数据图案产生电路，16e-编程/擦除命令产生电路，17、27-试验装置，18、28-选择器。具体实施例方式(第一实施方式)下面，参照图1～图3及图5～图7，对本专利技术的的第一实施方式进行详细说明。如图1所示，本实施方式的半导体装置构成为在一个封装11内混装多个半导体芯片，即所谓的MCP(多芯片封装)化装置。而且，在该半导体装置中，作为上述多个半导体芯片，其装载有具有数据处理功能的逻辑芯片12(逻辑LSI)；以及存储该逻辑芯片处理过或应处理的数据的存储器芯片13(存储器LSI)。这里，上述逻辑芯片12具备例如由DSP(数据信号处理器)构成的逻辑电路14，该逻辑电路14构成为适当地处理通过端子12a(为了方便，图上只表示了一部分)输入的数据。而且，通常该处理后的数据DT输入到上述存储器芯片13，写入构成该存储器芯片13的存储器电路15而被存储下来。或反之，将该逻辑电路14应处理的数据DT预先写入上述存储器电路15而被存储下来，由逻辑电路14处理过的数据通过上述端子12a而向外部输出。另外，在本实施方式中，上述逻辑电路15是由闪存构成的电路。在本实施方式的半导体装置中，作为逻辑芯片12，备有自动改写电路16，它可以自动进行对上述存储器电路15的数据的擦除(消去)及编程(写入)的数据改写的动作试验。由此，作为上述存储器电路15的改写的动作试验，利用进行逻辑电路14的试验的时间，即可以与逻辑电路14的试验独立地并行进行。顺便提一下，由闪存构成的存储器电路15具有擦除(消去)、编程(写入)及读(读出)三种动作。众所周知，尤其是擦除与编程(写入)两种动作的动作速度慢。因此，通过将上述存储器电路15的擦除与编程(写入)的数据改写的动作试验，与逻辑电路14的动作试验并行进行，虽然向该存储器电路15的数据改写试验多，但由于与上述逻辑电路14的动作试验并行进行，进而也缩短了试验所需要的时间。另一方面，由于从存储器电路15的数据读出动作的动作速度快，因此即使存储器电路15与逻辑电路14分别进行动作试验，也难以成为在作为MCP封装11整体进行的动作试验方面速度慢的原因。因此作为装载在上述逻辑电路12的自动改写电路16，由于具有在存储器电路15进行自动试验方面难以成为速度慢原因的功能，故构成为省略一般的内置在动测试电路中所必备的判定电路等。由此，可以抑制该自动改写电路16的电路规模，可以更好地适应半导体装置小型化的要求。在这里，闪存的一般命令体系如图5所示，时间图如图6、图7所示。在闪存中，在进行擦除、写入及读出的动作之前，将图5所示的所定地址及数据作为命令按多个周期输入。例如，在进行擦除动作时，相对于图6所述的6个总线周期，依本文档来自技高网...

【技术保护点】
一种半导体装置，是在一个封装内混装多个半导体芯片而成的半导体装置，所述半导体芯片包括：具有处理所定数据的逻辑电路的逻辑芯片；及具有由存储该逻辑电路处理过或应处理的数据的能电改写的非易失性存储器构成的存储器电路的存储器芯片，其特征在于，具备：根据外部指令自动地将试验数据写入上述存储器电路的自动改写电路；和选择性地切换由该自动改写电路访问还是由上述逻辑电路访问上述存储器电路的切换电路，。

【技术特征摘要】
JP 2003-9-30 2003-3401921.一种半导体装置，是在一个封装内混装多个半导体芯片而成的半导体装置，所述半导体芯片包括具有处理所定数据的逻辑电路的逻辑芯片；及具有由存储该逻辑电路处理过或应处理的数据的能电改写的非易失性存储器构成的存储器电路的存储器芯片，其特征在于，具备根据外部指令自动地将试验数据写入上述存储器电路的自动改写电路；和选择性地切换由该自动改写电路访问还是由上述逻辑电路访问上述存储器电路的切换电路，2.根据权利要求1所述的半导体装置，其特征在于，上述自动改写电路及上述切换电路内置于上述逻辑芯片内。3.根据权利要求1所述的半导体装置，其特征在于，上述自动改写电路及上述切换电...

【专利技术属性】
技术研发人员：柴田茂则，吉川定男，渡边智文，铃木贵之，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]