【技术实现步骤摘要】
本专利技术涉及一种半导体存储器件，更具体地说，本专利技术涉及具有双行译码器的半导体存储器件的行冗余电路和方法。半导体存储器件，例如动态RAM(随机存取存储器)比起存储器件，例如静态RAM或ROM(只读存储器)，在集成度方面以约快4倍的速度开发，64M(M＝2)和256M二进制位级的动态RAM正在开发，而且在不久的将来集成度还会进一步提高。为了赶上集成度的增加，应降低在有限的芯片里的各元件的尺寸并缩短各信号的线宽。电源电压的电压水平也变得更低。在制造过程中，很难同时满足这些条件和产生了要解决的问题。作为其中一个重要问题，由存储单元或字线耦合引起的缺陷有很大的可能性出现。这些缺陷与集成度成比例地增加，并导致产量下降。另一个问题存在于选择存储单元用的行译码器的排列。在动态RAM中，一个存储单元由一个存储电容和一个存取晶体管组成。因此，动态存储器中一个存储单元所占的面积比其他的存储器件的小。沿行和列的方向，即以矩阵形式有多个存储单元。这些存储单元由字线选择，多个存储单元沿字线的长度方向被连接到字线上。因此，选择字线用的一个行译码器，亦即一个字线驱动器必须配置在一条字...
【技术保护点】
一种行冗余电路，使用在具有一个存储单元阵列的半导体存储器件中，在所说存储单元阵列的两侧形成第一和第二主行译码器以及第一和第二备用行译码器，所述行冗余电路包括： 第一熔丝盒，用以接收地址，并在所接收的地址中出现有缺陷地址时，熔断在所说有缺陷的地址的输入通路上的熔丝，从而向所说第一备用行译码器提供输出信号； 第二熔丝盒，用以接收地址，并在所接收的地址中出现有缺陷地址时，熔断在所说有缺陷的地址的输入通路上的熔丝，从而向所说第二备用行译码器提供输出信号；以及 行冗余控制电路，用以接收所说第一和第二熔丝盒的输出信号，并响应所接收的输入信号电平向所说第一和第二备用行译码器提供输出信号。
【技术特征摘要】
KR 1993-11-18 24667/931. 一种行冗余电路，使用在具有一个存储单元阵列的半导体存储器件中，在所说存储单元阵列的两侧形成第一和第二主行译码器以及第一和第二备用行译码器，所述行冗余电路包括第一熔丝盒，用以接收地址，并在所接收的地址中出现有缺陷地址时，熔断在所说有缺陷的地址的输入通路上的熔丝，从而向所说第一备用行译码器提供输出信号；第二熔丝盒，用以接收地址，并在所接收的地址中出现有缺陷地址时，熔断在所说有缺陷的地址的输入通路上的熔丝，从而向所说第二备用行译码器提供输出信号；以及行冗余控制电路，用以接收所说第一和第二熔丝盒的输出信号，并响应所接收的输入信号电平向所说第一和第二备用行译码器提供输出信号。2. 根据权利要求1的行冗余电路，其特征在于由所说第一主行译码器产生的有缺陷字线是通过所说第二熔丝盒和所说第二备用行译码器修复的。3. 根据权利要求1的行冗余电路，其特征在于由所说第二主行译码器产生的有缺陷字线是通过所说第一熔丝盒和所说第一备用行译码器修复的。4. 根据权利要求1的行冗余电路，其特征在于行冗余控制电路具有接收所说第一和第二熔丝盒输出信...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。