信号发生器制造技术

本发明专利技术的信号发生器包括：一输入插针脚；一耦合在输入抽头和第１结点之间的高阻抗电路，该高阻抗电路包括大量晶体管，该大量晶体管分别串联连接和分别具有与源极或漏极相耦合的一栅极；一通过第１结点与该高阻抗电路相耦合的信号放大器；一耦合在第１结点和基准电压之间的电阻器；和，耦合在第１结点和在大量晶体管中的预定晶体管之间的第２结点之间的一晶体管，该晶体管响应该信号放大器的输出状态，对从第２结点到第１结点的电流通路进行旁路和维持该第１结点的电势电平。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】
该申请涉及1996年1月30日在日本的申请号为014232/1996的优先权的内容，其内容作为参考。本专利技术涉及信号发生器，用于当将任何高于引入的输入高电压的电压提供给一予定插针脚时产生试验模式信号和用于响应该试验模式信号将一正常模式转换成一试验模式。用于检验动态随机存取存储器(DRAMs)的工作状态的通常的试验方法使用一信号发生器，用于当将任何高于引入的输入高电压的电压提供给一予定插针脚时产生试验模式信号和用于响应该试验模式信号将一正常模式转换成一试验模式。该信号发生器包括一输入插针脚，与该输入插针脚相连接的高阻抗电路，与该高阻抗电路相连接的信号放大器，和在该高阻杭电路和VSS之间连接的一电阻。该信号发生器在当将高于一引入的输入高电压的电势(12V)提供给处于电源高端的一予定输入插针脚时产生试验模式信号并利用该试验模式信号试验该DRAMs。本专利技术的一个目的是提供一种信号发生器，它能够将正常模式转换成处于低电压的试验模式。为实现上述目的本专利技术的一个方面是提供一种信号发生器，包括一输入插针脚，耦合在输入插针脚和一第1结点之间的一电路，该电路包括大量晶体管，该大量晶体管分别串联连本文档来自技高网...

【技术保护点】
一种信号发生器包括： 一输入插针脚； 一耦合在输入插针脚和第１结点之间的电路，该电路包括大量晶体管，该大量晶体管分别串联连接和分别具有与一源极或一漏极相耦合的一栅极； 一通过第１结点与该电路相耦合的信号放大器； 一耦合在第１结点和基准电压之间的电阻器；和 一耦合在第１结点和在该大量晶体管中的予定晶体管之间的第２结点之间的晶体管，该晶体管响应该信号放大器的输出状态，对从第２结点到第１结点的电流通路进行旁路和维持第１结点的电势电平。

【技术特征摘要】
JP 1996-1-30 014232/961.一种信号发生器包括一输入插针脚；一耦合在输入插针脚和第1结点之间的电路，该电路包括大量晶体管，该大量晶体管分别串联连接和分别具有与一源极或一漏极相耦合的一栅极；一通过第1结点与该电路相耦合的信号放大器；一耦合在第1结点和基准电压之间的电阻器；和一耦合在第1结点和在该大量晶体管中的予定晶体管之间的第2结点之间的晶体管，该晶体管响应该信号放大器的输出状态，对从第2结点到第1结点的电流通路进行旁路和维持第1结点的电势电平。2.根据权利要求1的信号发生器，其中，该电路包括一高阻抗电路，该高阻抗电路在当任何高于引入的输入高电压的电压提供给输入插针脚时导通。3.根据权利要求1的信号发生器，其中，该信号放大器包括大量反相器电路，朝向该大量反相器电路的输入侧的第1级反相器电路被设置的阀值电压低于其它反相器。4.根据权利要求3的信号发生器，其中，该第1级反相器电路包括-p-MOS晶体管和一n-MOS晶体管，和，该p-MOS晶体管的栅极线宽度要比该n-MOS晶体管的栅极线宽度短。5.根据权利要求4的信号发生器，其中，该第1级反相器电路包括-p-MOS晶体管和一n-MOS晶体管，和，该p-MOS晶体管的栅极线长度要比该n-MOS晶体管的栅极线长度长。6.一种信号发生器包括一输入插针脚；一耦合在输入插针脚和第1结点之间的电路，该电路包括大量晶体管，该大量晶体管分别串联连接和分别具有与-源极或一漏极相耦合的栅极；一通过第1结点与该电路相耦合的信号放大器；一耦合在第1结点和基准电压之间的电阻器；一耦合在第1结点和在大量晶体管中的第1予定晶体管之间的第2结点之间的第1晶体管，该第1晶体管响应于一输入的控制信号和该信...

【专利技术属性】
技术研发人员：本田隆，高桥信也，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]