降低非易失性存储器存储元件间耦合效应的方法技术

一种带有一列存储器单元的非易失性存储器系统，每一个存储器单元都有至少一个存储元件，该系统在每一个存储器元件多个存储等级下被操作。一种快擦写电可擦可编程只读存储器（ＥＥＰＲＯＭ）是一个实例，其中的存储元件是电浮栅。该存储器减小了由于相邻浮棚之间耦合的电荷的影响，这是通过在相邻单元被编程之后对某些单元进行第二次编程来实现的。第二次编程步骤还在至少部分编程状态中压缩电荷等级分布。这样就提高了状态之间的分隔和／或允许在给定存储窗口中包括更多的状态。本发明专利技术所描述的具体实现形式是一种ＮＡＮＤ型的快擦写ＥＥＰＲＯＭ。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总体上涉及一种非易失性存储器以及其操作，更具体的说，涉及一种用来降低存储在一个存储器存储元件上的数据对从其它存储元件中所读取的数据的影响的技术。
技术介绍
本专利技术的原则可以应用于不同类型的非易失性存储器，包括那些现有的以及将来利用新的技术被新开发的。然而，这里本专利技术的具体应用是根据电可擦可编程只读存储器(EEPROM)来进行说明的，其中存储元件是浮栅(FG)(floatinggate)。相邻的FG之间耦合的场效应在Jian Chen和Yupin Fong的美国专利第5867429中被描述，这里该专利技术被全文引用作为参考。作为集成电路制造技术改进的结果，当存储单元阵列的尺寸被减小的时候，耦合程度必然会增大。问题明显地产生于当两组相邻的在不同时间被编程的存储单元时候。一组单元被编程增加对应于一组数据的其FG的电荷(charge)等级。在第二组单元利用第二组数据编程之后，从第一组单元中的FG读出的电荷等级(level)往往由于对与第一组相耦合的第二组FG所产生的负载影响而变得与所编程的结果不符。这被称之为Yupin效应。前面所提到的第5867429号专利建议要么将两组FG从物理上进行绝缘隔断，要么再从第一组FG中读取数值的时候将第二组FG的电荷影响考虑在内。这种效应出现在不同类型的快擦写EEPROM单元阵列中。一种NOR阵列的一个设计将其存储单元连接在相邻的位(行)线之间，将控制栅连接到字(列)线上。每一个单元都包括一个带有或者是不带有与之串联的选择晶体管的浮栅晶体管，或者是由一个单独的选择晶体管所分隔开的两个浮栅晶体管。此种阵列及其在存储系统中应用的实施例在下面所列的这些SanDisk公司的专利以及未获授权的申请中都提到了，这些相关文件在这里也被作为参考专利第5095344，5172338，5602987，5663901，5430859，5657332，5712180，5890192，以及6151248号，还有于2000年02月17日提交的序列号为09/505555，以及于2000年09月22日提交的序列号为09/667334号专利申请。一个NAND阵列的一种设计是带有一系列存储单元，例如8，16或者是32个通过位于任意一端的选择晶体管存储单元串联连接于一位线与一个参考电势之间。字线在不同的串联阵列中连接到控制栅上。这种排列的相关实例以及其操作都在下面这些Toshiba的美国专利或者是未获授权的申请中被提到，这些文件在这里也都全文被参考第5570315，5774397和6046935号以及序列号第09/667610专。在当今的商品中，通过在二进制下进行操作来向每一个浮栅内存入一个单独比特的数据是最普遍的做法，浮栅晶体管的阈值电平的两个范围被设定为存储等级。一个浮栅晶体管的阈值电平对应于存储在其浮栅上的电荷等级。除了减小存储器阵列的尺寸之外，趋势是通过在每一个浮栅晶体管上存储超过一比特的数据来提高这样的存储器阵列上所存储数据的密度。这是通过为每一个浮栅晶体管定义两个以上的阈值电平作为存储状态来实现的，四个这样的状态(每一个浮栅2比特数据)被包含在现有的商品中。更多的存储状态，诸如每个存储元件16个状态这样的情况也被考虑。每一个浮栅晶体管都具有某一个阈值电平电压的总范围(限幅器)，在这一范围内其可以被实际操作，并且该范围被分成多个定义的状态和位于状态间的余量，以便他们能被彼此清晰地辨认出来。这种类型的非易失性存储器的通常操作是在对其重编程之前首先擦除存储单元块。在块内的单元接下来被分别在擦除后编程成为由要存储的输入数据表示的状态。编程通常包括在编程电压脉冲的同时交替向大量的存储器单元提出请求并且分别读出其状态以便确定各个单元是否分别达到了其预定的等级。对于那些被证实已经达到其预定阈值电平的单元编程就会停止，而同时对于其它被编程单元的编程仍将同时进行，一直到所有那些单元都被编程为止。当单位存储元件的存储状态数量被提高的时候，执行编程的时间就会变得更长因为每一个状态的更小的电压范围需要编程的更高精度。这将会给存储系统带来显著的负面影响。由多状态操作导致的所定义浮栅存储等级的更窄范围提高了第一组存储元件加载在稍晚编程的相邻第二组存储元件上的电荷的敏感度等级。例如当第一组被读取的时候，第二组上的电荷在读取第一组状态的时候会导致错误。从相邻的存储元件耦合的场能够大大影响所读出的状态，至少是在一组所存储数据的一部分比特上会导致错误。如果错误比特的数量保持在误差校正码(ECC)的能力范围以内的话，这些错误还能够被修正，但是如果错误的数量超过了那个限度的话，就必须使用其他的结构和/或操作技术。在前面所提到的美国专利第5867429号中所披露的技术就适用于多阵列的情况，但是希望提供另外的技术以补偿相邻的浮栅之间耦合的场的工作效应。
技术实现思路
这样以来，根据本专利技术的一个基本方面，在第二组相邻的存储元件被编程之后，第一组存储元件重新编程到其希望状态。由于周期性读取单元的状态是编程过程中的一部分，用于确定何时停止，所以再编程会在第一组存储元件中加入补偿由于后来编程的相邻存储元件间耦合的场效应的所必要的电荷。一种常规的编程操作的交替脉冲和读取顺序可被用来对第一组存储单元进行重新编程，这是发生在第二组相邻的已编程存储元件影响出现的时候。尽管仍然会受到相邻单元的电荷影响，但是后来对于第一组存储元件的读取，会由于相邻单元电荷的影响已经由于重新编程被考虑在内而变得更加精确。为了避免必须保留一个足够大以保持在第一通道被编程的数据的数据缓冲器，以在第二编程通道使用，被第一通道所存储的数据可以从带有调整的读取余量的存储器中读出，并且这些数据在第二通道被重新编程。根据本专利技术的第二个基本方面，被编程到相同状态的存储元件的编程等级分布被通过将在分布状态一侧的一些存储元件重新编程成到分布状态另一侧而被压缩(compact)。处在给定状态下的存储元件被读取，同时那些编程等级低于分布状态的预定阈值的存储元件被给予进一步的编程，以便将其等级提升到预定阈值以上。这样的方式起到了减少每一个存储器状态所需要的编程窗口的效果，从而允许了附加状态被包括在内和/或附加空间提供于状态之间。这样的压缩可以按照前面段落提到的方式独立执行，但更佳地也可以被作为再编程步骤的一部分。实际上，第二编程通道应该在相同组单元的首次编程后马上出现，以便于将编程等级分布状态缩小到一个范围，该范围是考虑了在相邻单元被编程之后所发生的这些分布状态的明显扩大。编程脉冲电压等级的步长增加量可以被设定为高于第一编程通道的通常等级，以便于快速在一个较宽的分布状态内将一组单元编程到其初始等级，并且接下来通常的小增量电压在第二通道提高编程脉冲以便压缩那些分布的扩展。这些技术通过那些编程存储单元的窄电压阈值分布状态可以被快速达到性能的提高。根据本专利技术的另外一个方面，根据一个现有多状态编程技术对相邻存储器单元进行编程的顺序可以以这样方式实现，即将这样的相邻单元之间交叉耦合的Yupin效应最小化。根据现有编程技术，在一行或列中第一组交替相邻单元在第一编程步骤中，被部分编程成为第一数据比特等级，剩余的第二组交替单元接下来按照类似的方式被部分编程成为那些单元的第一数据比特等级，接下来是用每一个单元第本文档来自技高网...

【技术保护点】
一种操作非易失性存储器系统的方法，其中存储在一列存储器元件的某些存储元件中的值会由于至少在存储元件之间耦合的电场而影响从其他存储元件中读出的值，该方法包括：将对应于第一组数据的第一组存储值写入到第一组存储元件中，然后将对应于第二组数据的 第二组存储值写入到不同于第一组存储元件的第二组存储元件中，其中由于至少在它们之间耦合的电场，至少一部分第二组存储值会影响从至少一部分第一组存储元件所读出的值，并且改写写入到第一组存储元件中的第一组存储值以便抵消由于至少在两者之间耦合的场，至少一部分第二组存储值对从所述至少一部分第一组存储元件所读出的值的影响，从而有利于从第一组存储元件中所读取的第一组数据的精确性。

【技术特征摘要】
US 2001-6-27 09/893,2771.一种操作非易失性存储器系统的方法，其中存储在一列存储器元件的某些存储元件中的值会由于至少在存储元件之间耦合的电场而影响从其他存储元件中读出的值，该方法包括将对应于第一组数据的第一组存储值写入到第一组存储元件中，然后将对应于第二组数据的第二组存储值写入到不同于第一组存储元件的第二组存储元件中，其中由于至少在它们之间耦合的电场，至少一部分第二组存储值会影响从至少一部分第一组存储元件所读出的值，并且改写写入到第一组存储元件中的第一组存储值以便抵消由于至少在两者之间耦合的场，至少一部分第二组存储值对从所述至少一部分第一组存储元件所读出的值的影响，从而有利于从第一组存储元件中所读取的第一组数据的精确性。2.如权利要求1所述的方法，其中被第二组存储值所影响的第一组存储值特征包括与第一组数据的特定状态相对应的所存储的第一组值所显现出来的分布状态的加宽，以及其中改变所存储的第一组值包括压缩相对于第一组数据的特定状态的存储的第一组值的分布状态。3.如权利要求2所述的方法，其中压缩分布状态是发生在写入第二组存储值之后。4.如权利要求3所述的方法，还包括在压缩所存储的第一组值的分布状态之前，先从第一组存储元件中读出第一组数据。5.如权利要求2所述的方法，其中压缩分布状态是发生在写入第二组存储值之前。6.如权利要求1-5中任意一个所述的方法，其中存储元件是电浮栅，并且其中所存储的值是存储在通过存储器单元的晶体管影响导通的浮栅上的电荷等级，其中浮栅是存储器单元晶体管的一部分。7.如权利要求6所述的方法，其中为了在浮栅的每一个上都能够存储多于一位的数据，为浮动栅的每一个定义两个以上的存储值。8.如权利要求1所述的方法，其中执行该操作方法的非易失性存储器系统包括一列快擦写电子可擦可编程序只读存储器(EEPROM)，其以在每一个单元上都带有至少一个浮栅形式具有存储元件。9.如权利要求8所述的方法，其中执行该操作方法的非易失性存储器系统包括每一个单元上带有两个浮栅的存储器单元。10.如权利要求8所述的方法，其中执行该操作方法的非易失性存储器系统包括连接到一个NAND装置上的存储器单元。11.一种将数据存入到存储元件的非易失性阵列中去的方法，其中存储元件每个带有一个存储窗，该存储窗被分成为多个分别表示于多于一位数据的多个存储等级的限定范围，并且彼此区分开来，该方法包括将数据编程到第一组存储元件中，然后将数据编程到第二组存储元件中，然后读取编程到到第一组存储元件中的数据，并且利用所读出的数据对第一组存储元件进行再编程，其中再编程的完成并不需要保留一份初始编程到第一组存储元件中的数据的备份。12.一种将数据存入到存储元件的非易失性阵列中去的方法，其中存储元件每个带有一个存储窗，该存储窗被分为多个分别表示多于一位数据的多个存储等级的限定范围，并且彼此区分开来，但是由于存储元件之间耦合的场，从存储元件中读出的值要受到来自于存储在相邻存储元件中的值的影响，其中单个存储元件通过递增改变存储等级被编程，直到存储等级范围中的一个达到与所存储的数据对应的等级为止，该方法包括通过递增改变单个存储元件的存储等级而将数据编程到多个存储元件中，直到与所存储的数据对应的第一组参考存储等级中的一个被达到或是超过为止，从而在具有递增改变存储等级得到的宽度的所限定的范围内按照存储等级的分布在多个存储元件中来存储数据，以及接下来将所述分布的每一个的一部分中的存储等级重新编程到另外一个非重叠部分，从而在各所限定的存储等级范围内减少存储等级分布的范围，以及提高在所限定的存储等级范围内彼此间的间隔，以应付相邻存储元件之间耦合的场的影响。13.如权利要求12所述的方法，其中将所述分布中的每一个的一部分中的存储等级重新编程到另外一个部分包括递增改变各存储元件的存储等级直到对应于所存储数据的第二组参考存储等级被达到或者是超过，在对应分布内第二组参照存储等级替代第一组参考存储等级的对应值。14.如权利要求13所述的方法，其中在编程过程中对存储等级的增量变化要大于在再编程过程中的量。15.如权利要求12所述的方法，其中执行该操作方法的非易失性存储器系统包括一列存储器单元，其以在每一个单元上都带有至少一个浮栅的形式具有存储元件。16.如权利要求15所述的方法，其中执行该操作方法的非易失性存储器系统包括每一个单元上带有两个浮栅的存储单元。17.如权利要求15所述的方法，其中执行该操作方法的非易失性存储器系统包括连接到一个NAND装置上去的存储器单元。18.一种将数据存入存储元件的非易失性阵列中的方法，其中存储元件的每一个都具有被分成为多个表示多于一位数据的存储等级限定范围的存储窗口，同时这些范围彼此分开，其中通过递增改变存储等级编程存储元件，直到存储等级范围中的一个达到与其中存储的数据的相对应等级为止，该方法包括通过递增改变单个存储元件的存储等级而将数据编程到多个存储元件中，直到与所存储的数据对应的第一组参考存储等级中的一个被达到或是超过为止，从而在具有递增改变存储等级得到的宽度的所限定的范围内按照存储等级的分布在多个存储元件中来存储数据，以及接下来对所述分布的一部分中具有存储等级的存储元件进行再编程，这是通过对那些存储元件的存储等级分别递增变化实现的，直到编程到其分布状态的另外一个非重叠部分为止，在编程过程中对存储等级的递增变化要大于在再编程过程中的存储等级递增变化。19.一种向非易失性阵列中的每一个分别存储数据方法，其中存储元件的每一个都具有被分成为多个表示多于一位数据的存储等级限定范围的存储窗口，同时这些范围彼此分开，其中通过递增及改变存储等级编程存储元件，直到存储等级范围中的一个达到与其中存储的数据的相对应等级为止，该方法包括通过递增改变单个存储元件的存储等级而将数据编程到多个存储元件中，直到与所存储的数据对应的第一组参考存储等级中的一个被达到或是超过为止，从而在具有递增改变存储等级得到的宽度的所限定的范围内按照存储等级的分布在多个存储元件中来存储数据，以及接下来将数据编程到到第二组存储元件，接下来读出被编程到到第一组存储元件中的数据，以及接下来用读取的数据对在所述分布状态的一部分中具有存储等级的第一部分存储元件进行再编程，这是通过对那些存储元件的存储等级分别递增变化实现的，直到编程到到其分布状态的另外一个非重叠部分为止，由此完成编码，而无需保留初始编程到第一组存储元件中的数据的复制。20.一种按照至少两个编程步骤用2个或更多数据位将至少非易失性存储器中的第一和第二组存储元件编程的方法，其中在相邻的第一和第二组存储元件之间存在耦合，其影响了从中读取的位比例等级，该方法包括在对叠绕组存储器单元进行编程之前，用其所述的两个或更多数据位对第一组存储器单元进行编程，以及接下来，用其所述两个或更多数据位对第二组存储器单元进行编程。21.如权利要求20所述的方法，还进一步包括使用所有所述的两个或更多位对第一组存储元件进行再编程。22.如权利要求21所述的方法，其中对第一组存储元件进行再编程包括对存储在第一组存储元件中的各数据位分别进行位比例等级的压缩。23.如权利要求22所述的方法，其中对第一组存储元件进行再编程是发生在对第二组存储元件进行编程之前。24.如权利要求21所述的方法，其中对第一组存储元件进行再编程是发生在对第二组存储元件进行编程之后。25.如权利要求20-24中的任意一个所述的方法，其中存储元件是电浮栅，并且位比例等级是存储在通过存储器单元的晶体管影响导通的浮栅上的电荷等级，其中浮栅是存储器单元晶体管的一部分。26.如权利要求20所述的方法，其中执行该操作方法的非易失性存储器系统包括一列快擦写电子可擦可编程序只读存储器(EEPROM)单元，其以在每一个单元上...

【专利技术属性】
技术研发人员：陈健，田中智晴，方家荣，罕德克N库德，
申请(专利权)人：三因迪斯克公司，株式会社东芝，
类型：发明
国别省市：US[美国]