非易失性存储器和非易失性存储器的数据改写方法技术

本发明专利技术是能够容易地检测因停电等致使系统关闭时的工作状态、可以用简单的程序可靠而迅速地恢复至正常的存储状态的非易失性存储器和非易失性存储器的数据改写方法。在以具备数据区（１）和冗余区（２）的物理块为存储单位而构成的非易失性存储器中，冗余区（２）具有下述区域而被构成：存储对应的逻辑块的地址的逻辑块地址存储区（３）；存储作为擦除对象的物理块的地址的前已使用的物理块地址存储区（４）；以及存储用于识别对物理块进行数据改写工作时发生的各阶段的工作状态的状态信息的状态信息存储区（６）。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在存储卡等电子装置中设置的例如NAND型闪速存储器等非易失性存储器中具有即使因停电等发生系统关闭，重新启动时能够检测出产生了缺陷的数据块，并恢复至正常的存储状态的非易失性存储器和该非易失性存储器中的数据改写方法。
技术介绍
近年来，适合于存储大量数据的低成本的NAND型闪速存储器等非易失性存储器被广泛应用于家电装置、便携式电子装置、存储卡等电子装置中。当例如在具备了闪速存储器的电子装置中因停电或工作不正常等而发生系统关闭时，存在存储于闪速存储器中的部分数据被破坏的可能性。作为对这样的系统关闭的数据保护措施的一种方式，例如利用检验和、CRC(循环冗余检验)码将写入闪速存储器中的数据冗余化，同时在因电源接通而系统恢复时由存储在闪速存储器中的数据计算出检验和，判断是否存在数据异常。另外，作为数据保护措施的另一种方式，除闪速存储器外，设置能够以比闪速存储器更高的速度进行写入的辅助非易失性存储器，在该辅助非易失性存储器中存储最新的规定数目的工作状态(状态)的总线信息。图1是示出这种现有的具备闪速存储器的电子装置的概略结构的方框图。在图1中，101是电子装置，102是CPU。103是作为主存储器而提供的闪速存储器，104是与闪速存储器相比可以高速写入的辅助非易失性存储器，105是连接CPU 102与闪速存储器103的总线，106是从总线分支的、与辅助非易失性存储器104连接的总线，107是向辅助非易失性存储器104供给控制信号的信号线。下面说明图1所示的电子装置的工作。例如，在闪速存储器103的各工作期间的前半期间，CPU 102向辅助非易失性存储器104供给控制信号，辅助非易失性存储器104响应于该控制信号经总线106记录总线105上的信息。至于该总线信息的记录，只记录由数据的写入、读出、擦除等处理引起的状态的最新的多个状态的总线信息。因此，辅助非易失性存储器104不需要那么大的存储容量。据此，即使写入动作及擦除动作需要长时间的闪速存储器在工作中因停电等而发生系统关闭时，由于其前的规定数目的状态的总线信息被记录在辅助非易失性存储器中，所以在系统恢复后，通过对辅助非易失性存储器中记录到的总线信息进行解析，可以确定发生系统关闭时的工作状态，检测出闪速存储器中的数据异常，使闪速存储器恢复至正常的存储状态。具备闪速存储器的现有的电子装置由于具有上述那样的数据保护功能，不能够采用前者的利用检验和、CRC码的方法来检测系统关闭时的工作状态，所以存在必须建立复杂的系统，以进行恢复系统的处理或恢复闪速存储器的数据的处理的课题。另外，采用后者的将总线信息存储于辅助非易失性存储器中的方法，必须解析所存储的总线信息，确定发生系统关闭时的工作状态，根据所确定的该工作状态恢复闪速存储器的数据，因而存在必须建立复杂的系统以进行数据恢复处理的课题。
技术实现思路
本专利技术是为了解决上述课题而进行的，其目的在于得到能够容易地检测因停电等而系统关闭时的NAND型闪速存储器等非易失性存储器的工作状态、能够迅速而可靠地恢复至正常的存储状态的非易失性存储器和该非易失性存储器的数据改写方法。本专利技术的非易失性存储器以具备用于存储数据的数据区和用于存储各种管理信息等的冗余区的物理块为存储单位而构成，在各自的冗余区中设置了存储用于确定与该冗余区所包含的物理块对应的逻辑块的信息的逻辑块信息存储区；存储用于确定作为与对应的逻辑块相关联的前一个物理块的前已使用的物理块的信息的前已使用的物理块信息存储区；以及存储用于识别在进行以该冗余区所包含的物理块为数据写入对象的数据改写工作时发生的各阶段的工作状态的状态信息的状态信息存储区。通过采用上述的结构，即使因停电等而发生系统关闭，也能够参照状态信息存储区检测在系统关闭时成为写入对象的物理块的工作状态，同时能够参照前已使用的物理块信息存储区确定与上述物理块有关的前已使用的物理块，因此，可以根据工作状态对存在发生了数据破坏的可能性的物理块和与该物理块有关的前已使用的物理块进行恰当的恢复处理，取得可以使非易失性存储器恢复至正常存储状态的效果。另外，在本专利技术的非易失性存储器的状态信息存储区中，至少存储表示该状态信息存储区所包含的物理块处于擦除状态的第1状态信息；表示虽完成了对该状态信息存储区所包含的物理块的数据写入，但对应的前已使用的物理块的数据尚未擦除的状态的第2状态信息；以及表示既完成了对该状态信息存储区所包含的物理块的数据写入，同时对应的前已使用的物理块的数据又擦除完毕的状态的第3状态信息。另外，本专利技术的非易失性存储器的数据改写方法具有确定成为改写数据的对象的逻辑块的第1步骤；从作为处于擦除状态、可进行写入的物理块的空块中确定成为数据写入对象的物理块的第2步骤；参照将逻辑块与物理块进行联系的地址转换表确定作为与改写对象的逻辑块关联的物理块的前已使用的物理块的第3步骤；在写入对象的物理块中写入数据的第4步骤；擦除前已使用的物理块的数据的第5步骤；以及更新地址转换表，使得写入对象的物理块与改写对象的逻辑块相关联的第6步骤，对写入对象的物理块，最初设定表示处于擦除状态的第1状态信息，设定表示在第4步骤的处理结束后完成了数据写入的第2状态信息，设定表示在第5步骤的处理结束后前已使用的物理块数据擦除完毕的第3状态信息。通过采用上述的结构，由于对在数据改写工作时发生的各阶段的状态，可以在系统关闭发生时所需的恢复处理的内容改变的时刻变更状态信息，所以得到了参照状态信息可以容易地将非易失性存储器恢复至正常的存储状态的效果。另外，本专利技术的用同样的位数表现第1状态信息、第2状态信息和第3状态信息，通过将表现第1状态信息的位列中的1位或多位的二进制数据从“1”变更为“0”构成第2状态信息；通过将表现第2状态信息的位列中的1位或多位的二进制数据从“1”变更为“ 0”构成第3状态信息。通过采用上述的结构，即使在变更状态信息时因停电等而发生了系统关闭，从而出现了状态信息不具有本来应取的值的异常，若鉴于可以通过将构成状态信息的位列中的1位或多位的二进制数据从“1”变为“0”来进行状态信息的变更，则通过取发生了异常的状态信息与表现第2状态信息的位列的逻辑积，并评价该逻辑积，可以判断是在将状态信息从第1状态信息变更为第2状态信息时发生了系统关闭，还是在将状态信息从第2状态信息变更为第3状态信息时发生了系统关闭，取得可以利用简单的判别方式详细地检测非易失性存储器的工作状态，可以迅速而可靠地将非易失性存储器恢复至正常的存储状态的效果。另外，本专利技术的非易失性存储器的数据改写方法的从作为处于擦除状态、可进行写入的物理块的空块中确定成为数据写入对象的物理块的第2步骤包括确认空块数目的第7步骤；以及产生随机数，从多个空块中选定1个空块，并将该空块确定为写入对象的物理块的第8步骤。通过采用上述的结构，可以预计当对非易失性存储器的数据改写次数增多时，各物理块的改写次数被统计平均，取得可以使各物理块的改写次数平均化，从而延长非易失性存储器的寿命的效果。另外，本专利技术的非易失性存储器的数据改写方法是设置由只是空块数目依次排列的多个存储部构成的、在各存储部存储用于确定空块的信息的空块登录表，通过根据产生的随机数选定空块登录表内的某一个存储部，来确定成为写入对本文档来自技高网...

【技术保护点】
一种非易失性存储器，它是以具备用于存储数据的数据区和用于存储各种管理信息等的冗余区的物理块为存储单位而构成的非易失性存储器，其特征在于：　　　　各自的上述冗余区的结构具有：　　　　存储用于确定与该冗余区所包含的物理块对应的逻辑块的信息的逻辑块信息存储区；　　　　存储用于确定作为与对应的逻辑块相关联的前一个物理块的前已使用的物理块的信息的前已使用的物理块信息存储区；以及　　　　存储用于识别在进行以该冗余区所包含的物理块为数据写入对象的数据改写工作时发生的各阶段的工作状态的状态信息的状态信息存储区。

【技术特征摘要】
JP 2001-7-25 225015/2001;JP 2001-8-3 236928/20011.一种非易失性存储器，它是以具备用于存储数据的数据区和用于存储各种管理信息等的冗余区的物理块为存储单位而构成的非易失性存储器，其特征在于各自的上述冗余区的结构具有存储用于确定与该冗余区所包含的物理块对应的逻辑块的信息的逻辑块信息存储区；存储用于确定作为与对应的逻辑块相关联的前一个物理块的前已使用的物理块的信息的前已使用的物理块信息存储区；以及存储用于识别在进行以该冗余区所包含的物理块为数据写入对象的数据改写工作时发生的各阶段的工作状态的状态信息的状态信息存储区。2.如权利要求1所述的非易失性存储器，其特征在于在状态信息存储区中至少存储表示该状态信息存储区所包含的物理块处于擦除状态的第1状态信息；表示虽完成了对该状态信息存储区所包含的物理块的数据写入，但对应的前已使用的物理块的数据尚未擦除的状态的第2状态信息；以及表示既完成了对该状态信息存储区所包含的物理块的数据写入，同时对应的前已使用的物理块的数据又擦除完毕的状态的第3状态信息。3.如权利要求2所述的非易失性存储器，其特征在于用同样的位数表现第1状态信息、第2状态信息和第3状态信息，通过将表现第1状态信息的位列中的1位或多位的二进制数据从“1”变更为“0”构成第2状态信息，通过将表现第2状态信息的位列中的1位或多位的二进制数据从“1”变更为“0”构成第3状态信息。4.一种非易失性存储器的数据改写方法，这是对以具备用于存储数据的数据区和用于存储各种管理信息等的冗余区的物理块为存储单位而构成的非易失性存储器进行数据改写的数据改写方法，其特征在于具有确定成为改写数据的对象的逻辑块的第1步骤；从作为处于擦除状态、可进行写入的物理块的空块中确定成为数据写入对象的物理块的第2步骤；参照将逻辑块与物理块进行联系的地址转换表确定作为与改写对象的逻辑块关联的物理块的前已使用的物理块的第3步骤；在写入对象的物理块中写入数据的第4步骤；擦除前已使用的物理块的数据的第5...

【专利技术属性】
技术研发人员：中田充，富田光彦，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]