能够降低有效模式下电流消耗的半导体存储装置制造方法及图纸

提供一种能够降低有效模式下电流消耗的半导体存储装置。该半导体存储装置包含一内部电压供应块及一内部电压控制块。该内部电压供应块响应一内部电压驱动使能信号被启动，并产生一用于半导体存储装置的内部操作中的内部电压，该内部电压控制块在该半导体存储装置进入有效操作周期后的预定周期期间及在一相对应于读／写操作的周期期间激活该内部电压驱动使能信号。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储装置，且更具体地，涉及一种能够降低有效模式下电流消耗的半导体存储装置。
技术介绍
一般地，电源电压(VDD)及接地电压(VSS)被供应至存储装置，且所述存储装置会产生内部操作所需的内部电压。存储装置的内部操作所需的电压为用于存储器内核区域的内核电压(Vcore)、用于毗邻于该内核设置的外围电路中所使用的外围内部电压(Vperi)、用于驱动字线或用于过激励中的高电压(Vpp)，等等。图1为一传统存储装置的框图，显示一产生存储装置的内部操作所用的内部电压的框图。参阅图1，该传统存储装置包含一带隙参考电路10、第一基准电压产生电路21、第二基准电压产生电路22、内核电压产生电路31、外围内部电压产生电路32、高电压产生电路33、及内部电压控制器40。该带隙参考电路10被配置为接收一外部电压Vext以产生一带隙基准电压Vbg。该第一基准电压产生电路21被配置为接收该带隙基准电压Vbg以产生一预定电压电平的第一基准电压Vref1，该第二基准电压产生电路22被配置为接收该带隙基准电压Vbg以产生一预定电压电平的第二基准电压Vref2。该内核电压产生电路31被配置为接收该第一基准电压Vref1以产生一用于一存储器内核区域中的内核电压Vcore。该内部电压产生电路32被配置为接收该第二基准电压Vref2以产生一使用于该存储器内核区域的外围区域中的内部电压Vperi。该高电压产生电路33被配置为检测高电压电平以产生一预定电平的高电压Vpp。该内部电压控制器40被配置为产生一内部电压驱动使能信号act_I，用于启动该内核电压产生电路31，该内部电压产生电路32及该高电压产生电路32。图2为图1中所示的内部电压控制器40的框图。参阅图2，该内部电压控制器40包含输入单元41，用于传递一有效信号ratv及一预充电信号rpcg；锁存单元42，用于锁存一自该输入单元41传输的信号，及输出单元43，响应一时钟使能信号cke被启动，以缓存及输出该锁存单元43的锁存信号。图3为一波形，显示图1的存储装置的操作。下文中，将参照图1至3说明现有半导体存储装置的操作。首先，该带隙参考电路10接收外部电压Vext以产生维持一预定电平的带隙基准电压Vbg。典型地，外部电压的电平不稳定且是变动的，该带隙参考电路10作用以产生该带隙基准电压Vbg，该带隙基准电压Vbg一直维持一稳定电平而无视外部电压Vext的电平波动。该第一基准电压产生电路21接收该带隙基准电压Vbg以产生第一基准电压Vref1，以及该第二基准电压产生电路22接收该带隙基准电压Vbg以产生该第二基准电压Vref2。该第一及第二基准电压Vref1及Vref2为通过将带隙基准电压Vbg调节一预定电压电平所提供的电压。该第一及第二基准电压Vref1及Vref2为用于产生内部操作所需的内部电压的标准。该内核电压产生电路31响应该内部电压驱动使能信号act_I被启动，并使用该第一基准电压Vref1以产生使用于该存储器内核区域的内核电压Vcore。此外，该外围内部电压产生电路32响应于该内部电压驱动使能信号act_I被启动，并使用第二基准电压Vref2来产生一使用于该存储器内核区域的外围区域中的电压Vperi。高电压产生电路33响应该内部电压驱动使能信号act_I被启动，并侦测高电压Vpp的电平以产生预定电平的高电压Vpp。该高电压Vpp为一维持比外部电压Vext更高电平的电压，该高电压用于驱动一字线或执行一过激励操作。该内部电压控制器40响应一加电信号pwrup而启动，以产生内部电压驱动使能信号，用以使能该内核电压产生电路31，该外围内部电压产生电路32及该高电压产生电路33。参阅图2，若存储装置处于有效状态中(指令信号中的/CAS及/WE被退激活至高电平，/CS及/RAS被激活至低电平)，该内部电压驱动使能信号act_I被激活至高电平以响应一以低电平的脉冲形式输入的有效信号rat。若存储装置处于一预充电状态中，则内部电压驱动使能信号act_I被退激活至低电平以响应以低电平脉冲形式所输入的预充电信号rpcg。进一步地，该内部电压驱动使能信号act_I是在时钟内部电压驱动使能信号cke被激活至高电平的状态下被输出的。如图3中所示，输入低电平脉冲的有效信号rat意指该存储装置进入有效周期，输入低电平脉冲的预充电信号rpcg意指该存储装置进入预充电周期。典型地，存储装置从预充电周期进入有效周期，然后接收读/写指令而进入读/写操作周期。在有效周期结束之后，该存储装置再进入预充电周期。因此，该内核电压产生电路31、外围内部电压产生电路32及高电压产生电路33响应在有效周期及读/写操作周期期间被激活至高电平的内部电压驱动使能信号act_I被激活。然后，该内核电压产生电路31、外围内部电压产生电路32及高电压产生电路33将产生内核电压Vcore、外围电压Vperi及高电压Vpp于存储装置的内部电压。然而，在存储装置进入有效周期且经过一预定时间的状态下，若并未输入读/写指令，也就是说，若在激活字线之后并未执行任何操作，则存在有一周期，此时诸如内核电压Vcore、外围电压Vperi及高电压Vpp的内部电压无需持续产生。这是因为诸如内核电压Vcore、外围电压Vperi及高电压Vpp的内部电压主要地使用于实际有效状态之后输入读/写指令及接着执行相对应的操作之时。因此，若诸如内核电压Vcore、外围电压Vperi及高电压Vpp的内部电压在供应该内部电压及接着预充电周期开始之后才中断，将造成不必要的电流浪费。
技术实现思路
因此，本专利技术的主要目的在于提供一种半导体存储装置，其能够降低有效模式下的电流消耗。根据本专利技术的一个方面，提供有一种半导体存储装置，包含内部电压供应装置，其响应一内部电压驱动使能信号被激活，用于产生一使用于该半导体存储装置内部操作中的内部电压；以及一内部电压控制装置，用于在该半导体存储装置进入一有效操作周期后的一预定周期期间，及在一相对应于读/写操作周期期间激活该内部电压驱动使能信号。附图说明通过以下结合附图对本专利技术的优选实施例所做的描述，本专利技术的上述和其他目的和特征将变得更明显。其中图1为传统半导体存储装置的框图；图2为示出图1的半导体存储装置的内部电压控制器的框图；图3为示出图1的半导体存储装置的操作的波形；图4为根据本专利技术的优选实施例的半导体存储装置的框图；图5为示出图4的半导体存储装置的内部电压控制器的框图；图6为图5中所示的有效时序控制单元的电路图；图7为图5中所示的预充电时序控制单元的电路图；图8为示出图5的半导体存储装置的操作的波形；以及图9为根据本专利技术另一实施例的图4的内部电压控制单元的框图。具体实施例方式以下将结合附图详细描述本专利技术的优选实施例。图4为根据本专利技术优选实施例的半导体存储装置的框图。参阅图4，根据本专利技术的半导体存储装置包含一内部电压供应块1000及一内部电压控制块400。该内部电压供应块1000响应于一内部电压驱动使能信号act_I被使能并供应该半导体存储装置的内部操作所使用的内部电压Vcore、Vperi及Vpp。该内部电压控制块400在该半导体存储装置进入一有效周期后的一预定周期期间及在一对应读/写操作的周期期间激活并输出该内本文档来自技高网...

【技术保护点】
一种半导体存储装置，包含：内部电压供应装置，其响应一内部电压驱动使能信号被启动，产生一在该半导体存储装置的内部操作中使用的内部电压；以及内部电压控制装置，用于在该半导体存储装置进入一有效操作模式后的预定周期期间，及在一对应于 读／写操作的周期期间激活该内部电压驱动使能信号。

【技术特征摘要】
KR 2003-7-29 2003-00523321.一种半导体存储装置，包含内部电压供应装置，其响应一内部电压驱动使能信号被启动，产生一在该半导体存储装置的内部操作中使用的内部电压；以及内部电压控制装置，用于在该半导体存储装置进入一有效操作模式后的预定周期期间，及在一对应于读/写操作的周期期间激活该内部电压驱动使能信号。2.如权利要求1所述的半导体存储装置，其中，所述预定周期为一确保在该半导体存储装置进入该有效操作模式后执行该读或写操作的时间的周期。3.如权利要求1所述的半导体存储装置，其中，所述内部电压供应装置包含内核电压产生电路，其响应该内部电压驱动使能信号被启动，用于接收第一基准电压以产生一内核电压于一存储器内核区域；外围内部电压产生电路，其响应该内部电压驱动使能信号被启动，用于接收第二基准电压以产生一外围内部电压于该存储器内核区域的外围区域；以及高电压产生电路，其响应该内部电压驱动使能信号被启动，用于产生一高电压，所述高电压的电平高于一外部电源电压的电平。4.如权利要求3所述的半导体存储装置，其中，所述内部电压供应装置进一步包含带隙参考电路，用于与该外部电源电压的改变无关地输出一电平恒定的带隙基准电压；第一基准电压产生电路，用于接收所述带隙基准电压以产生第一基准电压；以及第二基准电压产生电路，用于接收该带隙基准电压以产生第二基准电压。5.如权利要求1所述的半导体存储装置，其中，所述内部电压控制装置包含有效时序控制单元，用于响应在该有效操作模式激活的有效信号，在第一预定周期期间激活并输出一第一输出信号；预充电时序控制单元，用于响应在一预充电操作模式激活的预充电信号在第二预定周期期间激活并输出一第二输出信号；内部电压驱动控制单元，用于响应该第一或第二输出信号激活并输出一第三输出信号及用于在一对应于该读/写操作的周期期间激活并输出该第三输出信号；以及输出单元，其响应一激...

【专利技术属性】
技术研发人员：金溶美，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]