半导体电路及测试、监控及接近应用设定半导体电路之方法技术

本发明专利技术系相关于一种半导体电路（１），以及用于测试、监控、以及接近应用地设定该半导体电路（１）之方法，该半导体电路（１）系具有一标准接口（６），以用于在一正常操作中进行外部数据、地址、及／或指令的交换，以及一另一测试接口（７），其系被提供用于一测试操作。并且，该半导体电路系具有一ＢＩＳＴ控制器（１１），以用于起始、测试、及接近应用地设定该半导体组件（２），一只读非易失性记忆体（９），在其中系储存有用于架构以及用于测试该半导体组件之一标准程序代码、标准测试、及标准启动参数，一可程序化非易失性记忆体（１０），在其中系储存有用于架构以及用于测试该半导体组件之至少一程序代码、功能性测试、操作参数、测试以及启动参数，以及一易失性记忆体（１７），其系被配置于该ＢＩＳＴ控制器。

【技术实现步骤摘要】

本专利技术系相关于具有一半导体组件以及具有被分配至该半导体组件之一BIST单元的一半导体电路，以及相关于一种用于测试、监控及接近应用设定一半导体电路的方法。
技术介绍
具有半导体组件，例如，DRAMs(动态随机存取记忆体)，之集成半导体电路系一般而言于生产过程中要遭受大量的功能性测试，尤其是，该些功能性测试系用于辨别有缺陷之存储胞元、或有缺陷之行线(column line)或列线(row line)、或一般而言该半导体组件之有缺陷电路部分，而为了保证该记忆体模块之一无错误操作，该等半导体组件系于不同的操作条件下进行测试，举例而言，预定之资料数值系被写入一存储胞元数组之存储胞元中，并且，接续地被再次读出，以与该预定资料数值进行比较。集成半导体电路通常系具有一集成切换单元，而其系于该半导体电路被起始时，会自动地完成该集成半导体组件之一功能性测试，如此的一切换单元系根据其功能而被称为一BIST(Built-In Self-Test，内建自我测试)单元，因为该切换单元所结合之一微处理器系会自动地于其所拥有之半导体组件被启动时，亦即，被供给动力时，完成该半导体组件之一自我测试。而该BIST单元系具有一BIST控制器，其系于该半导体电路中整合为一切换区域，以作为一ASIC(ApplicationSpecific Integrated Circuit，应用特有集成电路)。该BIST控制器所发出的指令系会被递送至该半导体组件，而该BIST控制器则会监控以及评估该等指令的执行，至于该半导体组件关于其操作状态所传达的资料，则系，举例而言，藉由外部的测试系统而进行处理，以形成可以被用于陈述记忆体区域是否，以及，若适当的话，哪一并非如设想的进行运作之测试结果用于。用于测试半导体组件，特别是动态半导体记忆体，之BIST控制器系被设计为该胞元矩阵可以以一时序关键之方式进行寻址，以及被编码为电压数值之二进元潜在数据拓朴(topologies)系可以以一适当之写入/读出序列并以一地址相关之方式而被写入至以及读出自该半导体记忆体，在此例子中，在每一读取期间，电侦测到且二进元表示之信息系会与逻辑决定之预期数值进行比较，若是在测试序列期间，在一系列对写入/读取存取之正面评估之后，没有不正确之储存被发现的话，则该半导体组件会被归类为“获准”，否则，其被视为“失败”。该半导体电路系可以为了测试的目的而被更进一步的被连接至一外部的测试装置，该测试装置其本身系会产生用于测试该半导体组件所需的测试指令，亦即，控制指令、地址指令、以及要被储存之数据数值，以及所需的时脉信号，并且，其系会经由该半导体组件之一标准接口而传送该等指令，以及读取测试结果。所谓包括功能性测试之测试模式，其系可以使得对模块相关之参数或设定的存取成为可能，并且，其系可以藉由仅制造者已知的一活化而被唤醒，并且在该BIST控制器的帮助之下或是经由该半导体电路之该标准接口而进行设定，类似于该BIST控制器，该等测试模式系亦于该半导体电路被执行为ASIC，因此，其并无法有弹性地进行设定，所以，对于此型态用于测试目的之ASICs所必须投入之空间系会不利地影响该半导体电路在制造上的成本。而为了获得一有意义的测试结果，很重要的是，该半导体组件系亦要在其于正常操作中所具有之一操作频率进行测试，然而，其系不可能为了能够断定该集成电路是否已经以一接近应用之方式而进行测试，就直接将该应用之一特征操作模式与该功能性测试之操作模式进行比较，是以，其系不可能做出在制造程序中所测试之电路已经通过所有在之后应用中会发生之操作模式之事实的陈述，因为，通常的状况是，许多问题是直到使用期间才会被发现，而且，也因此只有在开发阶段之后才会被接续地进行矫正。用于测试微处理器或是监控功能性以及用于测试半导体电路与故障侦测的该等BIST单元系已经叙述于专利文件US 6,374,370 B1中、或在WO 02/08904 A2，US 6,330,681 B1以及US 6,321,320中。DE 100 34 878 A1则是叙述一种方法，其中，测试内容被以一编码方式而被储存为在该半导体组件上之熔线(fuses)或其它非易失性记忆体的形式，以于修复或降级检查期间，为了随后之评估而将它们以一模块特定方式保持在准备好的状态。而一种用于储存在该半导体电路中该BIST单元所获得之测试结果的方法则是叙述于DE 198 31 572 A1之中。但是，前述测试概念的缺点是，特别是，该BIST单元系仅被用于生产的测试期间，而在该半导体电路操作期间所收集之操作参数则仅在具有一缺陷半导体电路之记忆体模块被退回到制造者时，才会被制造者所分析，因此，在，举例而言，芯片IC、测试资料、或设定参数中可能被程序化的特征资料，其系不仅能被用于过去生产之事后追踪，其系可被用于在操作期间之使用者特有的设定。
技术实现思路
本专利技术之目的系在于更进一步地发展半导体电路，以使其能在启动模式进行测试以及架构，同时并且也能在其功能未受损之情形下，以接近正常操作期间之应用的方式进行测试、分析以及设定。再者，本专利技术之该目的系在于提供一种用于测试、监控、以及接近应用地设定该半导体电路的相对应方法。该目的系藉由依照权利要求第一项之一半导体电路，以及依照权利要求第十二项之一种测试、监控、以及接近应用地设定该半导体电路之方法而加以达成。该半导体电路系具有一半导体组件以及配置于该半导体组件之一BIST(Built-In Self-Test，内建自我测试)单元，而该BIST单元系播提供用于架构及测试该半导体组件，并且，该半导体电路亦包括一标准接口，以用于在一正常操作中进行外部数据、地址、及/或指令的交换，以及一另一测试接口，其系被提供用于一测试操作，此外，该BIST单元系具有一控制器，以控制架构以及测试序列。根据本专利技术，系提供有被至于该BIST单元之一只读非易失性记忆体，而用于架构以及用于测试该半导体组件之一标准程序代码、标准测试、以及标准启动参数系可自其中取得，再者，亦提供有一可程序化非易失性记忆体，在其中则是储存有于正常操作期间用于架构以及用于测试该半导体组件之一程序代码、功能性测试、操作、测试以及启动参数。在该半导体电路启动的当时，储存在该可程序化非易失性记忆体中之该标准程序代码或是该至少一程序代码系为了执行而被加载被配置于该BIST控制器之一易失性记忆体，举例而言，一RAM，之中，而储存在该可程序化非易失性记忆体中之该等程序代码系具有变异地进行架构的测试序列，以适用于测试、监控、或启动目的。在此例子中，该BIST单元系以该BIST控制器会于该半导体电路启动之当时设定该半导体组件之一操作模式，亦即，执行一测试以及依架构，并且，若被提供于该程序模式时，在一接续之正常操作中，藉由执行功能性测试而随意地测试该半导体组件。在此测试操作中，储存在该可程序化非易失性记忆体中之功能性测试、或储存在被实施为一ASIC以作为该半导体电路之一组件部分的测试单元中之更进一步功能性测试，系可以具有优势地加以取得以及执行，在测试操作中所决定之资料系藉由该BIST控制器而加以处理，并且于该可程序化非易失性记忆体中被储存为操作、测试、及/或启动参数，而这些已处理之参数亦同样地可以经由该标准接口及/或被提供用本文档来自技高网...

【技术保护点】
一种具有一半导体组件以及配置于该半导体组件之一ＢＩＳＴ（Ｂｕｉｌｔ－ＩｎＳｅｌｆ－Ｔｅｓｔ，内建自我测试）单元的半导体电路，其中，该半导体电路系包括一标准接口，以用于在一正常操作中进行外部数据、地址、及／或指令的交换，以及一另一测试接口，其系被提供用于一测试操作，而该半导体电路更包括：－一ＢＩＳＴ控制器，用于起始、测试、及接近应用地设定该半导体组件；－一只读非易失性记忆体，在其中系储存有用于架构之一标准程序代码以及用于测试该半导体组件之标准测试及标准启动参数；－一可程序化非易失性记忆体，在其中系储存有用于架构之至少一程序代码以及用于测试该半导体组件之功能性测试、操作参数、测试以及启动参数；以及－一易失性记忆体，其系被配置于该ＢＩＳＴ控制器，并且，在启动期间，该标准程序代码或该至少一程序代码系可以为了执行而被加载其中，该ＢＩＳＴ控制器系于启动期间执行一架构，并且在一接续之正常操作中，藉由执行功能性测试而随意地执行该半导体组件之一测试，以及将在测试期间所决定之资料，于该可程序化非易失性记忆体之中储存为操作、测试及／或启动参数，及／或将其经由该半导体电路之该标准接口或该测试接口而外部地输出。

【技术特征摘要】
DE 2003-7-30 10334801.81.一种具有一半导体组件以及配置于该半导体组件之一BIST(Built-In Self-Test，内建自我测试)单元的半导体电路，其中，该半导体电路系包括一标准接口，以用于在一正常操作中进行外部数据、地址、及/或指令的交换，以及一另一测试接口，其系被提供用于一测试操作，而该半导体电路更包括-一BIST控制器，用于起始、测试、及接近应用地设定该半导体组件；-一只该非易失性记忆体，在其中系储存有用于架构之一标准程序代码以及用于测试该半导体组件之标准测试及标准启动参数；-一可程序化非易失性记忆体，在其中系储存有用于架构之至少一程序代码以及用于测试该半导体组件之功能性测试、操作参数、测试以及启动参数；以及-一易失性记忆体，其系被配置于该BIST控制器，并且，在启动期间，该标准程序代码或该至少一程序代码系可以为了执行而被加载其中，该BIST控制器系于启动期间执行一架构，并且在一接续之正常操作中，藉由执行功能性测试而随意地执行该半导体组件之一测试，以及将在测试期间所决定之资料，于该可程序化非易失性记忆体之中储存为操作、测试及/或启动参数，及/或将其经由该半导体电路之该标准接口或该测试接口而外部地输出。2.根据权利要求第1项所述之半导体电路，其中，该半导体组件系为一半导体记忆体。3.根据权利要求第1项所述之半导体电路，其中，用于控制该控制器之旗标系被储存于该可程序化非易失性记忆体之中，该控制器系以与该等旗标之状态相关的方式，-自动地进行起始或不进行起始；以及-在自动起始当时，将用于执行之该标准程序代码或该程序代码加载该易失性记忆体之中。4.根据权利要求第1项所述之半导体电路，其特征在于，配置在该可程序化非易失性记忆体中之更进一步的旗标系被配置于启动序列，并且，系会指示在该程序代码中所实施之哪一该启动序列要藉由该控制器而加以执行，因此，可以起始该半导体组件不同之启动程序以及不同之架构。5.根据权利要求第1项所述之半导体电路，其特征在于，具有更进一步功能性测试之测试单元系可以藉由该BIST控制器以及也可外部地经由该标准接口或经由该测试接口而加以唤醒。6.根据权利要求第1项所述之半导体电路，其特征在于，配置于该BIST单元以及该半导体记忆体之间的一模块内部接口，而经由该接口，该BIST控制器系会将该等功能性测试之指令输出至该半导体记忆体，并且会藉由该半导体组件而接收该资料输出。7.根据权利要求第1项所述之半导体电路，其中，该只读非易失性记忆体系为一ROM(read-only memory，只读记忆体)。8.根据权利要求第1项所述之半导体电路，其中，该可程序化非易失性记忆体系为一FLASH(闪存)。9.根据权利要求第5项所述之半导体电路，其中，该等测试单元系于该半导体电路中被实施为ASI C(applicationspecific integrated circuit，应用特定集成电路)。10.根据权利要求第1项所述之半导体电路，其中，该程序代码之命令系具有用于控制该BIST控制器之一微代码指令的个别位或位群组会与一测试向量之个别位或位群组进行结合的一结构，其中，该测试向量系会经由该模块内部接口而发送一测试指令至该半导体组件。11.根据权利要求第10项所述之半导体电路，其中，该等命令系具有被设定于活化一测试向量之至少一额外位或一位群组。12.一种用于测试、监控、以及接近应用地设定一半导体电路的方法，其中该半导体电路系使用在一正常操作中用于外部数据、地址、及/或指令交换之一标准接口以及用于一测试操作之一测试接口，并具有一半导体组件，其中，-在该半导体电路之启动期间，为了架构及测试目的而配置于该半导体记忆体之一BIST单元系会质询储存在一可程序化非易失性记忆体中的旗标，并且，系以与该等旗标之状态相关之方式进行；-首先先决定关于该BIST单元之一BIST控制器是否会自动启动或不启动之一旗标；以及-在启动当时，决定关于该BIST控制器是否可将来自一只读非易失性记忆体的一标准程序代码或来自该可程序化非易失性记忆体之一程序代码导入一执行用易失性记忆体的一另一旗标，在启动当时，该BIST控制器系执行在该标准程序代码中或在该程序代码中实施并且架构该半导体组件之一操作模式的至少一启动序列，以及，在启动之后，该BIST控制器系于正常操作中，随意地起始以及执行提供在该标准程序代码中或在该程序代码中之功能性测试。13.根据权利要求第12项所述之方法，其中，特别是在该半导体电路启动之当时，及/或任何随意的时间点，该BIST单元系会定义该BIST控制器之时脉频率，以及因此将进行处理之测试向量的速率。14.根据权利要求第12项所述之方法，其中，该BIST控制器系会质询以及评估被配置于该可程序化非易失性记忆体中以及被配置到更进一步启动序列之旗标，并且，会执行该等另一旗标用于设定之在已加载...

【专利技术属性】
技术研发人员：M佩纳，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]