用于半导体装置的编码电路及使用其的冗余控制电路制造方法及图纸

本发明专利技术提供用于半导体设备的编码电路及使用其的冗余控制电路，其中多个外部信号共同耦合至预充电节点以输出预定编码信号。根据此编码电路，能够减小编码电路占据的面积且有利于防止自外部信号的施加至编码信号的产生的时间延迟效应。另外，能够减少由冗余电路的整体冗余信号（ｇｌｏｂａｌ　　ｒｅｄｕｎｄａｎｃｙ　　ｓｉｇｎａｌ）产生中的延迟而导致的假信号（ｇｌｉｔｃｈ　　ｓｉｇｎａｌ）的产生，以使得能够改良半导体设备的性能。

【技术实现步骤摘要】

本专利技术涉及一种编码电路及使用其的冗余控制电路，具体而言，涉及c编码一由冗余块提供的局部修复信号(local repair signal)而产生整体信号的编码电路。
技术介绍
通常，半导体装置包括多种冗余块以便提高其成品率。特定冗余块根据将要修复的地址和输入/输出(I/O)信号而作用。在这期间，需要整体修复信号来表示芯片操作中修复模式的启动。这种整体修复信号通过编码由每个修复块所提供的局部修复信号而产生。图1说明了一现有冗余电路中的编码电路。参看图1，编码电路包括第一至第十六NOR门(或非门)NO1至NO16，用于响应于第一至第三十二局部修复信号REP<0:31>中的两个局部修复信号分别输出第一至第十六逻辑信号；第一至第八与非门(NAND gate)NA1至NA8，用于接收自NOR门NO1至NO16输出的第一至第十六逻辑信号，其中每一与非门接收第一至第十六逻辑信号中的两个逻辑信号；第十七至第二十NOR门NO17至NO20，用于接收第一至第八与非门NA1至NA8的输出信号，其中每一NOR门接收与非门NA1至NA8的输出信号中的两个逻辑信号；第九与第十与非门NA9与NA10，用于接收NOR门NO17至NO20的输出信号，其中每一与非门接收NOR门NO17至NO20的输出信号中的两个逻辑信号；及第二十一NOR门NO21与反相器I1，通过接收与非门NA9与NA10的输出信号来产生整体修复信号REDGEN。在图1所示的编码电路中，当至少第一至第三十二局部修复信号REP<0:31>之一为逻辑高时，将整体修复信号设定为高以通知正在芯片中执行冗余操作。然而，由于现有使用的编码电路块的尺寸非常大，所以编码电路块在芯片中占据了大部分空间。尤其，当局部修复信号的数目随冗余块的数目的增加而增加时，用于编码电路的区域可能以非线性急剧扩展。此外，由于局部修复信号必须传至逻辑门进行五次逻辑组合以产生整体修复信号，因此现有编码电路中从局部修复信号的提供至整体修复信号的产生，约需3ns的时间延迟，此延迟不利于提高冗余操作的处理速度。因此，在I/O信号产生中存在引起假信号(glitch signal)的问题。
技术实现思路
本专利技术致力于半导体设备的编码电路及使用其的冗余控制电路，其解决了上述问题且能够通过采用具有共同编码方案的编码器来减少冗余电路所占据的面积，且通过使整体信号与I/O信号同时产生来消除不必要的假信号与时间延迟。本专利技术的一方面在于提供半导体设备的编码电路，其包括预充电节点；用于向预充电节点提供电源电压的第一PMOS晶体管；并行连接于预充电节点与接地电压之间的多个NMOS晶体管，其由多个外部信号驱动；及用于根据预充电节点的逻辑状态来产生编码信号的输出电路。本专利技术的另一方面在于提供半导体设备的编码电路，其包括预充电节点；用于向预充电节点提供接地电压的第100个NMOS晶体管；并行连接于预充电节点与电源电压之间的多个PMOS晶体管，其由多个外部信号驱动；及用于根据预充电节点的逻辑状态来产生编码信号的输出电路。本专利技术也提供半导体设备的冗余控制电路，其包括用于根据地址信号与冗余启用信号(redundancy enable signal)来产生局部冗余信号的多个修复地址选择器；用于根据这些局部冗余信号来输出待修复的I/O信息信号的多个修复I/O选择器，其中每一个对应于修复地址选择器；用于从I/O信息信号产生I/O信号的I/O解码器；及编码器，用于根据局部冗余信号，产生复位以启动I/O信息信号，以及产生整体冗余信号(global redundancy signal)以通知冗余操作在芯片中启动并控制I/O解码器。附图说明结合附图参考随后的描述可以得到对于本专利技术的更为完整的理解，其中图1说明一现有冗余电路中的编码电路；图2为根据本专利技术的冗余控制电路的方块图；图3为根据本专利技术的一实施例的编码器的电路图；及图4为根据本专利技术的另一实施例的编码器的电路图。具体实施例方式将在下文参看附图更详细地描述本专利技术的优选实施例。然而，本专利技术可具体化为不同形态而不必受此处陈述的实施例的限制来建构。当然，提供这些实施例将使得本公开详细且完整，且将对本领域技术人员充分传达本专利技术的范畴。整个说明书中相同数字代表相同组件。图2为根据本专利技术的冗余控制电路的方块图。参看图2，冗余控制电路包括多个修复地址选择器100_1至100_M，用于根据地址信号Address及冗余启用信号REDEN来产生局部冗余信号REP<1:M>；多个修复I/O选择器200_1至200_M，用于根据修复地址选择器100_1至100_M的局部冗余信号REP<1:M>来输出用于修复的I/O信息信号IOBUS<0:3>，其中每一个对应于每一修复地址选择器100_1至100_M；I/O解码器300，用于通过解码待修复的I/O信息信号IOBUS<0:3>来产生I/O信号IO<0:15>；及编码器400，根据局部冗余信号REP<1:M>，产生复位信号RESET<0:3>以启动I/O信息信号IOBUS<0:3>，及产生整体冗余信号REDGEN以通知冗余操作在芯片中启动并控制I/O解码器300。现将描述上述构成的冗余控制电路的操作。当冗余启用信号REDEN为逻辑高且向其输入特殊地址Address时，对应于该特殊地址的局部冗余信号(例如，REP<1:M>之一)从其在修复地址选择器100_1至100_M中所对应的修复地址选择器以逻辑高电平产生。与特殊地址不对应的其它修复地址选择器产生逻辑低的逻辑低局部冗余信号(例如，剩余的REP<1:M>)。分别充当修复地址选择器100_1至100_M的输出的局部冗余信号REP<1:M>中的每一个均用以操作多个冗余块。由于修复I/O选择器200_1至200_M一一对应地连接至修复地址选择器100_1至100_M，所以与逻辑低的逻辑高局部冗余信号(REP<1:M>之一)相对应的修复I/O选择器(200_1至200_M之一)仅输出存储于其中的I/O信息。换言之，修复I/O选择器200_1至200_M具有其特有的用于修复的I/O信息，且根据向其传送的局部冗余信号REP<1:M>通过I/O总线(即IOBUS<0:3>)来输出必须修复的I/O信息。举例而言，若有必要修复I/O＝3，则I/O信息信号设定为0011(I/O总线<3:0>＝0011)。I/O解码器300由整体冗余信号REDGEN驱动，其解码I/O信息信号IOBUS<0:3>且通过IO<15:0>输出解码的I/O信息信号以作为待修复的I/O信号IO<0:15>。此外，当任一局部本文档来自技高网...

【技术保护点】
一种半导体设备的编码电路，其包括：　　　　一预充电节点；　　　　第一ＰＭＯＳ晶体管，其用于向该预充电节点提供一电源电压；　　　　多个ＮＭＯＳ晶体管，其并行连接于该预充电节点与一接地电压之间且由多个外部信号驱动；及　　　　一输出电路，其用于根据该预充电节点的一逻辑状态来产生一编码信号。

【技术特征摘要】
KR 2003-11-11 79476/031.一种半导体设备的编码电路，其包括一预充电节点；第一PMOS晶体管，其用于向该预充电节点提供一电源电压；多个NMOS晶体管，其并行连接于该预充电节点与一接地电压之间且由多个外部信号驱动；及一输出电路，其用于根据该预充电节点的一逻辑状态来产生一编码信号。2.如权利要求1所述的编码电路，其中该输出电路包括一反相器，其用于将该预充电节点的一逻辑状态转换成该编码信号；及第二PMOS晶体管，其用于根据该编码信号来向该预充电节点提供该电源电压。3.一种半导体设备的编码电路，其包括一预充电节点；第一NMOS晶体管，其用于向该预充电节点提供一接地电压；多个PMOS晶体管，其并行连接于该预充电节点与一电源电压之间且由多个外部信号驱动；及一输出电路，其用于根据该预充电节点的一逻辑状态来产生一编码信号。4.如权利要求3所述的编码电路，其中该输出电路包括第一反相器，其用于将该预充电节点的一逻辑状态转换成一控制信号；第二反相器，其用于将该控制信号转换成该编码信号；及一PMOS晶体管，其用于根据该控制信号来向该预充电节点提供该电源电压。5.一种半导体设备的冗余控制电路，其包括多个修复地址选择...

【专利技术属性】
技术研发人员：朴荣洙，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]