用于半导体装置的编码电路及使用其的冗余控制电路制造方法及图纸

本发明专利技术提供用于半导体设备的编码电路及使用其的冗余控制电路，其中多个外部信号共同耦合至预充电节点以输出预定编码信号。根据此编码电路，能够减小编码电路占据的面积且有利于防止自外部信号的施加至编码信号的产生的时间延迟效应。另外，能够减少由冗余电路的整体冗余信号（ｇｌｏｂａｌ　　ｒｅｄｕｎｄａｎｃｙ　　ｓｉｇｎａｌ）产生中的延迟而导致的假信号（ｇｌｉｔｃｈ　　ｓｉｇｎａｌ）的产生，以使得能够改良半导体设备的性能。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种编码电路及使用其的冗余控制电路，具体而言，涉及c编码一由冗余块提供的局部修复信号(local repair signal)而产生整体信号的编码电路。
技术介绍
通常，半导体装置包括多种冗余块以便提高其成品率。特定冗余块根据将要修复的地址和输入/输出(I/O)信号而作用。在这期间，需要整体修复信号来表示芯片操作中修复模式的启动。这种整体修复信号通过编码由每个修复块所提供的局部修复信号而产生。图1说明了一现有冗余电路中的编码电路。参看图1，编码电路包括第一至第十六NOR门(或非门)NO1至NO16，用于响应于第一至第三十二局部修复信号REP<0:31>中的两个局部修复信号分别输出第一至第十六逻辑信号；第一至第八与非门(NAND gate)NA1至NA8，用于接收自NOR门NO1至NO16输出的第一至第十六逻辑信号，其中每一与非门接收第一至第十六逻辑信号中的两个逻辑信号；第十七至第二十NOR门NO17至NO20，用于接收第一至第八与非门NA1至NA8的输出信号，其中每一NOR门接收与非门NA1至NA8的输出信号中的两个逻辑信号；第九与第十与本文档来自技高网...

【技术保护点】
一种半导体设备的编码电路，其包括：　　　　一预充电节点；　　　　第一ＰＭＯＳ晶体管，其用于向该预充电节点提供一电源电压；　　　　多个ＮＭＯＳ晶体管，其并行连接于该预充电节点与一接地电压之间且由多个外部信号驱动；及　　　　一输出电路，其用于根据该预充电节点的一逻辑状态来产生一编码信号。

【技术特征摘要】
KR 2003-11-11 79476/031.一种半导体设备的编码电路，其包括一预充电节点；第一PMOS晶体管，其用于向该预充电节点提供一电源电压；多个NMOS晶体管，其并行连接于该预充电节点与一接地电压之间且由多个外部信号驱动；及一输出电路，其用于根据该预充电节点的一逻辑状态来产生一编码信号。2.如权利要求1所述的编码电路，其中该输出电路包括一反相器，其用于将该预充电节点的一逻辑状态转换成该编码信号；及第二PMOS晶体管，其用于根据该编码信号来向该预充电节点提供该电源电压。3.一种半导体设备的编码电路，其包括一预充电节点；第一NMOS晶体管，其用于向该预充电节点提供一接地电压；多个PMOS晶体管，其并行连接于该预充电节点与一电源电压之间且由多个外部信号驱动；及一输出电路，其用于根据该预充电节点的一逻辑状态来产生一编码信号。4.如权利要求3所述的编码电路，其中该输出电路包括第一反相器，其用于将该预充电节点的一逻辑状态转换成一控制信号；第二反相器，其用于将该控制信号转换成该编码信号；及一PMOS晶体管，其用于根据该控制信号来向该预充电节点提供该电源电压。5.一种半导体设备的冗余控制电路，其包括多个修复地址选择...

【专利技术属性】
技术研发人员：朴荣洙，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]