【技术实现步骤摘要】
本专利技术涉及半导体设备领域，更特别地，涉及闪速存储设备。
技术介绍
图1是传统闪速存储设备的框图。如图1中所示，闪速存储设备1包括闪速单元阵列6、保护电路4、第一外围电路2以及第二外围电路8。闪速单元阵列6是包括多个闪速存储单元的数据存储设备。这些闪速单元可以包括，例如，静态门类型的闪速单元、分割门类型的闪速单元或任何其它类型的闪速存储单元。在闪速单元阵列连在外部逻辑电路上时，保护电路4可以用于控制闪速存储设备的使用。保护电路4可以包含金属熔丝的阵列，其中金属熔丝被设置(即，被切断或未被切断)以便以希望的方式来控制闪速存储设备的使用。第一外围电路2用于将闪速单元阵列6中有缺陷的单元的地址变成冗余单元的地址。提供这样的能力是因为闪速单元阵列中的一个或更多的单元可能是有缺陷的。当检测到有缺陷的单元时，第一外围电路2将该有缺陷的单元的地址变成一个冗余单元的地址，以便用一个冗余单元“替换”该有缺陷的单元。第一外围电路2，与保护电路4一样，可以包含金属熔丝的阵列。通过使用，例如，激光束来切断第一外围电路2的金属熔丝之一，该冗余单元的地址变成了该有缺陷的单元的地址。第二...
【技术保护点】
一种闪速存储设备，包括：具有多个闪速存储单元的闪速单元阵列；第一闪速熔丝单元熔断电路，其与闪速单元阵列共享位线，并被配置来控制闪速单元阵列和外部逻辑电路之间的连接；第二闪速熔丝单元熔断电路，其与闪速单元阵列共享位线， 并被配置来将闪速单元阵列中有缺陷的单元的地址变成冗余单元的地址；第三闪速熔丝单元熔断电路，其与闪速单元阵列共享位线，并被配置来控制用于闪速存储设备的操作的ＤＣ电平；以及分别与位线耦合的多个熔丝感测放大电路。
【技术特征摘要】
KR 2005-2-4 10338/051.一种闪速存储设备，包括具有多个闪速存储单元的闪速单元阵列；第一闪速熔丝单元熔断电路，其与闪速单元阵列共享位线，并被配置来控制闪速单元阵列和外部逻辑电路之间的连接；第二闪速熔丝单元熔断电路，其与闪速单元阵列共享位线，并被配置来将闪速单元阵列中有缺陷的单元的地址变成冗余单元的地址；第三闪速熔丝单元熔断电路，其与闪速单元阵列共享位线，并被配置来控制用于闪速存储设备的操作的DC电平；以及分别与位线耦合的多个熔丝感测放大电路。2.如权利要求1所述的闪速存储设备，其中，第一闪速熔丝单元熔断电路包括具有连在第一字线上的栅极的第一闪速熔丝单元块，以及具有连在第二字线上的栅极的第二闪速熔丝单元块，其中第一闪速熔丝单元块和第二闪速熔丝单元块的闪速熔丝单元的源极都连在第一源极线上，而第二字线与参考电压相连。3.如权利要求2所述的闪速存储设备，其中，第二闪速熔丝单元熔断电路包括具有连在第三字线上的栅极的第三闪速熔丝单元块，以及具有连在第四字线上的栅极的第四闪速熔丝单元块，其中第三闪速熔丝单元块和第四闪速熔丝单元块的闪速熔丝单元的源极都连在第二源极线上，而第四字线与参考电压相连。4.如权利要求3所述的闪速存储设备，其中，第三闪速熔丝单元熔断电路包括具有连在第五字线上的栅极的第五闪速熔丝单元块，以及具有连在第六字线上的栅极的第六闪速熔丝单元块，其中第五闪速熔丝单元块和第六闪速熔丝单元块的闪速熔丝单元的源极都连在第三源极线上，而第六字线与参考电压相连。5.如权利要求1所述的闪速存储设备，其中每一位线只与第一闪速熔丝单元熔断电路、第二闪速熔丝单元熔断电路或第三闪速熔丝单元熔断电路中的闪速熔丝单元的一个相连。6.如权利要求5所述的闪速存储设备，其中第一闪速熔丝单元熔断电路、第二闪速熔丝单元熔断电路和第三闪速熔丝单元熔断电路被配置为被同时感测。7.如权利要求5所述的闪速存储设备，其中每一熔丝感测放大电路包括感测放大器，其被配置来放大至少一根位线上的数据；锁存器，其被配置来存储感测放大器的输出。8.一种闪速存储设备，包括具有多个闪速存储单元的闪速单元阵列；具有用闪速熔丝单元形成的多个熔断电路的熔丝单元阵列；以及由闪速单元阵列和熔丝单元阵列共享的多根位线。9.如权利要...
【专利技术属性】
技术研发人员：金泰成，金奎泓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。