半导体基板及其测试方法技术

本公开实施例公开了半导体基板及其测试方法，在对半导体基板中的第一测试线和第二测试线进行测试时，可以在形成第一导电层后，在形成第一绝缘层前，通过直接对第一测试垫和第二测试垫加载电压，以对第一测试线的电阻率进行测试。在形成第二导电层后，通过对第三测试垫和第四测试垫加载电压，以对第二测试线的电阻率进行测试。这样可以在第二导电层设置两个测试垫，即可测试得到第一测试线和第二测试线的电阻率。这样可以不用在第二导电层中额外的设置第一测试线的测试垫，从而可以节省测试区中第二导电层的占用空间。中第二导电层的占用空间。中第二导电层的占用空间。

【技术实现步骤摘要】
半导体基板及其测试方法


[0001]本公开涉及半导体
，特别涉及半导体基板及其测试方法。

技术介绍

[0002]随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，可以采用自对准双图案(Self
‑
aligned Double Patterning，SADP)工艺来形成具有超出光刻设备限制的精细图案或高集成度的半导体装置和集成电路。

技术实现思路

[0003]根据一些实施例，本公开第一方面提供半导体基板，可以包括：
[0004]半导体衬底，包括测试区；
[0005]第一导电层，位于所述半导体衬底的测试区中；其中，所述第一导电层包括相互间隔设置的第一测试结构和第二测试线；所述第一测试结构包括间隔设置的第一测试垫和第二测试垫，以及电连接于所述第一测试垫和所述第二测试垫之间的第一测试线；
[0006]第一绝缘层，位于所述第一导电层背离所述半导体衬底一侧；
[0007]第二导电层，位于所述第一绝缘层背离所述半导体衬底一侧；其中，所述第二导电层包括第三测试垫和第四测试垫；
[0008]其中，所述第三测试垫通过第一过孔与所述第二测试线的第一端电连接，所述第四测试垫通过第二过孔与所述第二测试线的第二端电连接；
[0009]所述第一过孔和所述第二过孔贯穿所述第一绝缘层。
[0010]在对上述半导体基板中的第一测试线和第二测试线进行测试时，可以在形成第一导电层后，在形成第一绝缘层前，通过直接对第一测试垫和第二测试垫加载电压，以对第一测试线的电阻率进行测试。在形成第二导电层后，通过对第三测试垫和第四测试垫加载电压，以对第二测试线的电阻率进行测试。这样可以在第二导电层设置两个测试垫，即可测试得到第一测试线和第二测试线的电阻率。这样可以不用在第二导电层中额外的设置第一测试线的测试垫，从而可以节省测试区中第二导电层的占用空间。
[0011]在一些示例中，所述第三测试垫包括相互电连接的第一测试部和第一突出部；其中，所述第一测试部在所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影交叠；且所述第一突出部是所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影不交叠；
[0012]所述第一突出部通过所述第一过孔与所述第二测试线的第一端电连接。
[0013]在一些示例中，所述第一测试部在所述半导体衬底的正投影覆盖所述第一测试垫在所述半导体衬底的正投影。
[0014]在一些示例中，所述第一测试部在所述半导体衬底的正投影的边界与所述第一测试垫在所述半导体衬底的正投影的边界重合。
[0015]在一些示例中，所述第一突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第一过孔的区域在所述半导体衬底的正投影。
[0016]在一些示例中，所述第四测试垫包括相互电连接的第二测试部和第二突出部；其中，所述第二测试部在所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影交叠；且所述第二突出部是所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影不交叠；
[0017]所述第二突出部通过所述第二过孔与所述第二测试线的第二端电连接。
[0018]在一些示例中，所述第二测试部在所述半导体衬底的正投影覆盖所述第二测试垫在所述半导体衬底的正投影。
[0019]在一些示例中，所述第二测试部在所述半导体衬底的正投影的边界与所述第二测试垫在所述半导体衬底的正投影的边界重合。
[0020]在一些示例中，所述第二突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第二过孔的区域在所述半导体衬底的正投影。
[0021]在一些示例中，所述第二测试线采用自对准双图案工艺形成。
[0022]根据一些实施例，本公开第二方面提供对上述半导体基板的测试方法，包括：
[0023]在所述半导体衬底的测试区中形成所述第一导电层后，且在所述半导体衬底的测试区中形成所述第二导电层前，通过测试机台对所述第一测试垫和所述第二测试垫加载不同的电压，确定所述第一测试线的电阻率；
[0024]在所述半导体衬底的测试区中形成所述第二导电层后，通过所述测试机台对所述第三测试垫和所述第四测试垫加载不同的电压，确定所述第二测试线的电阻率。
[0025]在对上述半导体基板中的第一测试线和第二测试线进行测试时，可以在形成第一导电层后，在形成第一绝缘层前，通过直接对第一测试垫和第二测试垫加载电压，以对第一测试线的电阻率进行测试。在形成第二导电层后，通过对第三测试垫和第四测试垫加载电压，以对第二测试线的电阻率进行测试。这样可以在第二导电层设置两个测试垫，即可测试得到第一测试线和第二测试线的电阻率。这样可以不用在第二导电层中额外的设置第一测试线的测试垫，从而可以节省测试区中第二导电层的占用空间。
[0026]在一些示例中，所述通过测试机台对所述第一测试垫和所述第二测试垫加载不同的电压，确定所述第一测试线的电阻率，包括：
[0027]通过所述测试机台对所述第一测试垫加载第一电压，对所述第二测试垫加载第二电压，得到流经所述第一测试线的第一电流；其中，所述第一电压小于所述第二电压；
[0028]根据所述第一电压、所述第二电压以及所述第一电流，确定所述第一测试线的电阻率。
[0029]在一些示例中，所述根据所述第一电压、所述第二电压以及所述第一电流，确定所述第一测试线的电阻率，包括：
[0030]根据如下公式，确定所述第一测试线的电阻率；
[0031][0032][0033]其中，Rm1代表所述第一测试电阻，V1代表所述第一电压，V2代表所述第二电压，I1代表所述第一电流，ρ1代表所述第一测试线的电阻率，S1代表所述第一测试线的横截面积，L1代表所述第一测试线的长度。
[0034]在一些示例中，所述通过所述测试机台对所述第三测试垫和所述第四测试垫加载不同的电压，确定所述第二测试线的电阻率，包括：
[0035]通过所述测试机台对所述第三测试垫加载第三电压，对所述第四测试垫加载第四电压，得到流经所述第二测试线的第二电流；其中，所述第三电压小于所述第四电压；
[0036]根据所述第三电压、所述第四电压以及所述第二电流，确定所述第二测试线的电阻率。
[0037]在一些示例中，所述根据所述第三电压、所述第四电压以及所述第二电流，确定所述第二测试线的电阻率，包括：
[0038]根据如下公式，确定所述第二测试线的电阻率；
[0039][0040][0041]其中，Rm2代表所述第二测试电阻，V3代表所述第三电压，V4代表所述第四电压，I2代表所述第二电流，ρ2代表所述第二测试线的电阻率，S2代表所述第二测试线的横截面积，L2代表所述第二测试线的长度。
附图说明
[0042]图1为本公开实施例中的半导体基板的一些俯视结构示意图；
[0043]图2A为图1所示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体基板，其特征在于，包括：半导体衬底，包括测试区；第一导电层，位于所述半导体衬底的测试区中；其中，所述第一导电层包括相互间隔设置的第一测试结构和第二测试线；所述第一测试结构包括间隔设置的第一测试垫和第二测试垫，以及电连接于所述第一测试垫和所述第二测试垫之间的第一测试线；第一绝缘层，位于所述第一导电层背离所述半导体衬底一侧；第二导电层，位于所述第一绝缘层背离所述半导体衬底一侧；其中，所述第二导电层包括第三测试垫和第四测试垫；其中，所述第三测试垫通过第一过孔与所述第二测试线的第一端电连接，所述第四测试垫通过第二过孔与所述第二测试线的第二端电连接；所述第一过孔和所述第二过孔贯穿所述第一绝缘层。2.如权利要求1所述的半导体基板，其特征在于，所述第三测试垫包括相互电连接的第一测试部和第一突出部；其中，所述第一测试部在所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影交叠；且所述第一突出部是所述半导体衬底的正投影与所述第一测试垫在所述半导体衬底的正投影不交叠；所述第一突出部通过所述第一过孔与所述第二测试线的第一端电连接。3.如权利要求2所述的半导体基板，其特征在于，所述第一测试部在所述半导体衬底的正投影覆盖所述第一测试垫在所述半导体衬底的正投影。4.如权利要求2所述的半导体基板，其特征在于，所述第一测试部在所述半导体衬底的正投影的边界与所述第一测试垫在所述半导体衬底的正投影的边界重合。5.如权利要求2所述的半导体基板，其特征在于，所述第一突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第一过孔的区域在所述半导体衬底的正投影。6.如权利要求1
‑
5任一项所述的半导体基板，其特征在于，所述第四测试垫包括相互电连接的第二测试部和第二突出部；其中，所述第二测试部在所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影交叠；且所述第二突出部是所述半导体衬底的正投影与所述第二测试垫在所述半导体衬底的正投影不交叠；所述第二突出部通过所述第二过孔与所述第二测试线的第二端电连接。7.如权利要求6所述的半导体基板，其特征在于，所述第二测试部在所述半导体衬底的正投影覆盖所述第二测试垫在所述半导体衬底的正投影。8.如权利要求6所述的半导体基板，其特征在于，所述第二测试部在所述半导体衬底的正投影的边界与所述第二测试垫在所述半导体衬底的正投影的边界重合。9.如权利要求6所述的半导体基板，其特征在于，所述第二突出部在所述半导体衬底的正投影覆盖所述第二测试线设置有第二过孔的区域在所述半导体衬底的正投影。10.如权利要求1

【专利技术属性】
技术研发人员：李强，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：