半导体测试结构及其制造方法、测试方法技术

本发明专利技术涉及半导体技术领域，公开了一种半导体测试结构及其制造方法、测试方法。半导体测试结构包括基底，包括半导体衬底以及介质层，所述基底内具有至少两个间隔设置的通孔；硅通孔结构，形成于所述通孔内；至少两个焊盘，分别位于所述硅通孔结构上，所述焊盘靠近所述基底的一侧与所述硅通孔结构相连接。通过设置两个硅通孔结构，从而利用一个硅通孔代替传统绝缘层测试结构中的导电材料层形成电容式测试结构。在制造该半导体测试结构时只需改变掩模板即可，不需要如传统测试结构中一样向衬底嵌入环绕着硅通孔的导电材料层。使用上述半导体测试结构对TSV绝缘层的可靠性进行测试时，制造整个测试结构所需的工艺步骤少，且结构简单、易于测试。易于测试。易于测试。

【技术实现步骤摘要】
半导体测试结构及其制造方法、测试方法


[0001]本专利技术涉及半导体
，特别是涉及一种半导体测试结构及其制造方法、测试方法。

技术介绍

[0002]TSV是硅通孔(Through Silicon Via)的简称，主要是通过制作穿透芯片或晶圆的垂直电学连接通道，实现芯片或晶圆之间的垂直互连，并起到信号导通、传热和机械支撑的作用，同时大大缩短互连距离，提高封装密度，是三维集成技术中最为关键的技术之一。如今，面临封装密度越来越大，应用场景越来越复杂的情况，TSV的可靠性问题变得越来越严峻。目前关于TSV的可靠性研究，大多集中在TSV的热力学、电迁移、信号完整性等问题上，对于TSV的绝缘层可靠性的研究较少。目前，硅通孔绝缘层测试结构的工艺成本高，结构复杂，且存在潜在TDDB击穿点等问题。

技术实现思路

[0003]基于此，有必要针对目前硅通孔绝缘层测试结构工艺成本高，结构复杂，存在潜在TDDB击穿点的问题，提供一种半导体测试结构及其制造方法、测试方法。
[0004]一种半导体测试结构，包括基底，包括半导体衬底以及介质层，所述基底内具有至少两个间隔设置的通孔；硅通孔结构，形成于所述通孔内；至少两个焊盘，分别位于所述硅通孔结构上，所述焊盘靠近所述基底的一侧与所述硅通孔结构相连接。
[0005]上述半导体测试结构，通过设置两个硅通孔结构，从而利用一个硅通孔代替传统绝缘层测试结构中的导电材料层形成电容式测试结构。由于本申请提供的半导体测试结构中的衬底部分均为硅通孔的工艺，因此不需要额外增加导电材料层的工艺，从而使得整个结构的工艺步骤大大减少，制造成本也大大降低。使用上述半导体测试结构对TSV绝缘层的可靠性进行测试时，整个测试结构所需的工艺步骤少、结构简单、易于测试，还可以避免出现除硅通孔绝缘层以外存在其他潜在TDDB击穿点的问题。
[0006]在其中一个实施例中，所述硅通孔结构包括绝缘层，形成于所述通孔内壁表面；阻挡层，形成于所述绝缘层表面上；金属结构，位于所述阻挡层表面且填充于所述通孔内。
[0007]在其中一个实施例中，所述焊盘的形状为圆形，且所述焊盘的直径与所述通孔的直径相同。
[0008]在其中一个实施例中，至少两个所述焊盘之间的间隔距离小于预设值。
[0009]一种半导体测试结构的制造方法，包括提供基底，所述基底包括半导体衬底以及介质层；在所述基底内形成至少两个间隔设置的通孔；在所述通孔内形成硅通孔结构；在至少两个所述硅通孔结构上分别形成至少两个焊盘，所述焊盘靠近所述基底的一侧与所述硅通孔结构相连接。
[0010]在其中一个实施例中，所述在所述通孔内形成硅通孔结构包括在所述通孔内壁表面形成绝缘层；在所述绝缘层表面形成阻挡层；在所述阻挡层表面形成金属结构，所述金属
结构填满所述通孔。
[0011]在其中一个实施例中，在所述阻挡层表面形成金属结构包括于所述介质层以及所述阻挡层表面形成金属种子材料层；于所述金属种子材料层表面电镀形成金属材料层；通过抛光工艺，去除所述通孔之外的金属种子材料层以及金属材料层，剩余的所述金属种子材料层构成金属种子层，剩余的所述金属材料层构成金属层，所述金属层与所述金属种子层构成金属结构。
[0012]一种半导体测试结构的测试方法，包括将如上述任意一项实施例所述的半导体测试结构放置于测试台上，并将所述测试台的温度升高至预设温度；将两个探针分别扎入所述半导体测试结构的两个焊盘上，一个探针施加电应力，另一个探针接地；对所述半导体测试结构的漏电流数据进行实时采样；根据所述漏电流数据判断所述半导体测试结构的绝缘层是否发生击穿；根据所述半导体测试结构的绝缘层发生击穿时的电应力施加时长，分析所述半导体测试结构的寿命分布。
[0013]在其中一个实施例中，所述根据所述漏电流数据判断所述半导体测试结构的绝缘层是否发生击穿包括将实时获取的所述漏电流数据与初始时刻的所述漏电流数据进行比较；当实时获取的所述漏电流数据大于初始时刻的所述漏电流数据的预设倍数时，判断所述半导体测试结构的绝缘层发生了击穿。
[0014]在其中一个实施例中，所述根据所述漏电流数据判断所述半导体测试结构的绝缘层是否发生击穿包括还包括当所述漏电流数据发生突变时，判断所述半导体测试结构的绝缘层发生了击穿。
附图说明
[0015]为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术其中一实施例中的半导体测试结构的结构示意图；
[0017]图2为本专利技术其中一实施例中的焊盘的形状示意图；
[0018]图3为本专利技术其中一实施例中的半导体测试结构的制造方法的方法流程示意图；
[0019]图4为本专利技术其中一实施例中的形成硅通孔结构的方法流程示意图；
[0020]图5为本专利技术其中一实施例中的形成金属结构的方法流程示意图；
[0021]图6为本专利技术其中一实施例中的半导体测试结构测试方法的方法流程示意图；
[0022]图7为本专利技术其中一实施例中的判断半导体测试结构是否发生击穿的方法流程示意图。
具体实施方式
[0023]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的优选实施方式。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本专利技术的公开内容理解得更加透彻全面。
[0024]需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0025]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0026]TSV界面的TDDB(Time Dependent Dielectric Breakdown，时变击穿)失效，主要是由于高温加电压条件下TSV界面未发生开裂而介电层却产生缺陷累积导致的，介电层质量劣化会大大减少介电层的寿命，增大绝缘层发生TDDB的概率。针对TSV介电层的可靠性研究可以指导人们更好的去设计TSV结构，避免潜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括：基底，包括半导体衬底以及介质层，所述基底内具有至少两个间隔设置的通孔；硅通孔结构，形成于所述通孔内；至少两个焊盘，分别位于所述硅通孔结构上，所述焊盘靠近所述基底的一侧与所述硅通孔结构相连接。2.根据权利要求1所述的半导体测试结构，其特征在于，所述硅通孔结构包括：绝缘层，形成于所述通孔内壁表面；阻挡层，形成于所述绝缘层表面上；金属结构，位于所述阻挡层表面且填充于所述通孔内。3.根据权利要求2所述的半导体测试结构，其特征在于，所述焊盘的形状为圆形，且所述焊盘的直径与所述通孔的直径相同。4.根据权利要求1或2所述的半导体测试结构，其特征在于，至少两个所述焊盘之间的间隔距离小于预设值。5.一种半导体测试结构的制造方法，其特征在于，包括：提供基底，所述基底包括半导体衬底以及介质层；在所述基底内形成至少两个间隔设置的通孔；在所述通孔内形成硅通孔结构；在至少两个所述硅通孔结构上分别形成至少两个焊盘，所述焊盘靠近所述基底的一侧与所述硅通孔结构相连接。6.根据权利要求5所述的半导体测试结构的制造方法，其特征在于，所述在所述通孔内形成硅通孔结构包括：在所述通孔内壁表面形成绝缘层；在所述绝缘层表面形成阻挡层；在所述阻挡层表面形成金属结构，所述金属结构填满所述通孔。7.根据权利要求6所述的半导体测试结构的制造方法，其特征在于，在所述阻挡层表面形成金属结构包括：于所述介质层以及所述阻挡层表面形成金属...

【专利技术属性】
技术研发人员：陈思，杨晓锋，付志伟，施宜军，王宏跃，周斌，
申请(专利权)人：中国电子产品可靠性与环境试验研究所工业和信息化部电子第五研究所中国赛宝实验室，
类型：发明
国别省市：