具有测试电路的随机存取存储器制造技术

一种存储电路，包括：存储器及与该存储器连接的第一测试电路。第一测试电路配置成：将从存储单元中读出的数据与所述存储单元的预期数据进行比较以产生存储单元的第一组通过／未过信号；将所述存储器的第一组通过／未过信号压缩成第二通过／未过信号；响应数据有效信号而锁存第二通过／未过信号；若第二通过／未过信号指示故障检测，则保持第二通过／未过信号之锁存；将第二通过／未过信号与第二测试电路的第三通过／未过信号组合而形成第四通过／未过信号，并将第四通过／未过信号传到第三测试电路。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
在晶片处理后，动态随机存取存储器(DRAM)的制造过程中通常分为两个主要的测试阶段。第一个主测试阶段包括前端测试，也称为晶片测试，它通过用探针卡接触晶片上的独立芯片来作为整体测试硅晶片。在该制造阶段中，通常要判定存储区中的缺陷是否能通过熔丝连接来修理。第二个主测试阶段是后端测试，也称为模块测试，该测试在必要时在封装的芯片或模块被修理之后进行。在该制造阶段中，在单个芯片上进行进一步修理通常是不可能的。因此，所进行测试可不同于前端测试，因此不需要，或仅为统计目的而需要故障(如果有的话)的位置和数量。制造业已经做了很多努力来减少前端测试和后端测试中昂贵的测试时间。这些努力的一方面是在测试期间偏离规定的存储器接口规格。例如，所述接口规格可被临时改变，使得并非所有的焊盘/引脚需要触及，这节省了测试资源。另一方面是启动测试独有的定时规格以在非标准化频率上更有效地测试芯片。前端测试通常需要保持关于故障的数量和位置的信息，以使出现可接受(即可修理)数量的故障的芯片能成功地修理。然而，后端测试不需要保持关于故障的数量和位置的信息，因为芯片通常不会在该制造阶段被修理。后端测试系统通常不去存储大量本文档来自技高网...

【技术保护点】
一种存储电路，包括：－存储器；以及－与所述存储器连接的第一测试电路，第一测试电路配置成：－－将从存储单元中读出的数据与所述存储单元的预期数据进行比较，以产生所述存储单元的第一组通过／未过信号；－－将所述存储单元的第一组通过／未过信号压缩成第二通过／未过信号；－－响应数据有效信号而锁存第二通过／未过信号；－－若第二通过／未过信号指示测试未过，则将第二通过／未过信号的锁存保持；－－将第二通过／未过信号与第二测试电路的第三通过／未过信号组合而产生第四通过／未过信号；以及－－将第四通过／未过信号传到第三测试电路。

【技术特征摘要】
【国外来华专利技术】US 2004-12-16 11/013,8701.一种存储电路，包括-存储器；以及-与所述存储器连接的第一测试电路，第一测试电路配置成--将从存储单元中读出的数据与所述存储单元的预期数据进行比较，以产生所述存储单元的第一组通过/未过信号；--将所述存储单元的第一组通过/未过信号压缩成第二通过/未过信号；--响应数据有效信号而锁存第二通过/未过信号；--若第二通过/未过信号指示测试未过，则将第二通过/未过信号的锁存保持；--将第二通过/未过信号与第二测试电路的第三通过/未过信号组合而产生第四通过/未过信号；以及--将第四通过/未过信号传到第三测试电路。2.如权利要求1所述的存储器，其中第一测试电路配置成将从四个存储单元中读出的数据与所述四个存储单元的预期数据进行比较，来产生第一组四个存储单元的四个通过/未过信号。3.如权利要求1或2所述的存储器，其中第二测试电路配置成与第一测试电路相同，且第三测试电路配置成与第一测试电路相同。4.如权利要求1至3中任一项所述的存储器，其中所述存储器包括动态随机存取存储器。5.如权利要求1至4中任一项所述的存储器，其中所述存储器包括同步动态随机存取存储器。6.如权利要求1至4中任一项所述的存储器，其中所述存储器包括双数据率同步动态随机存取存储器。7.如权利要求1至4中任一项所述的存储器，其中所述存储器包括双数据率二同步动态随机存取存储器。8.一种存储器，包括-第一存储单元阵列；-多个比较电路，配置成将从第一存储单元阵列的一部分中读出的数据与第一存储单元阵列的所述部分的预期数据进行比较，来产生第一存储单元阵列的所述部分的第一组通过/未过信号；-第一压缩电路，配置成将第一组通过/未过信号压缩成第二通过/未过信号；-锁存器，配置成响应数据有效信号而锁存第二通过/未过信号；以及-合并电路，配置成将第二通过/未过信号与第三通过/未过信号合并，以产生指示第一存储单元阵列的通过/未过状态的第四通过/未过信号。9.如权利要求8所述的存储器，其中所述锁存器包括配置成响应所述数据有效信号的上升沿而锁存第二通过/未过信号的触发器锁存器。10.如权利要求8或9所述的存储器，其中所述锁存器配置成若第二通过/未过信号指示测试未过，则响应后续的数据有效信号而将第二通过/未过信号的锁存保持。11.如权利要求8至10中任一项所述的存储器，其中所述多个比较电路包括配置成将从四个存储单元中读出的数据与所述四个存储单元的预期数据进行比较，以产生第一组所述四个存储单元的四个通过/未过信号的四个比较电路。12.如权利要求8至11中任一项所述的存储器，还包括第二压缩电路，该电路配置成接收第四通过/未过信号和来自第二存储单元阵列的第五通过/未过信号，并产生第一存储单元阵列和第二存储单元阵列的总体通过/未过信号。13.如权利要求12所述的存储器，还包括三态缓冲器，它配置成响应启动信号而将所述总体通过/未过信号传到数据暂记区。14.一种存储器，包括-将预期数据写到存储单元阵列的一部分的部件；-从所述存储单元阵列的所述部分中读出数据的部件；-将从所述存储单元阵列的所述部分中读出的数据与预期数据进行比较以产生所述存储单元阵列的所述部分的一组第一通过/未过信号的部件，...

【专利技术属性】
技术研发人员：W霍肯梅尔，
申请(专利权)人：奇梦达股份公司，
类型：发明
国别省市：DE[德国]