【技术实现步骤摘要】
本专利技术涉及 一 种移位寄存器及采用该移位寄存器的液 晶显示装置。
技术介绍
目前薄膜晶体管(Thin Film Transistor, TFT)液晶显示装 置已逐渐成为各种数字产品的标准输出设备，在制造过程 中，需要设计适当的驱动电路以保证其稳定工作。通常，液晶显示装置的驱动电路包括一数据驱动电路及 一扫描驱动电路。数据驱动电路用于控制每一像素单元的显 示亮度，扫描驱动电路则用于控制薄膜晶体管的导通与截 止。该二驱动电路均应用移位寄存器作为核心电路单元。通 常，移位寄存器是由多个移位寄存单元串联而成，并且前一 移位寄存单元的输出信号为后一移位寄存单元的输入信号。请参阅图l，其是一种现有技术移位寄存器的移位寄存 单元的电路图。该移位寄存单元100包括一第一时钟反相电 路110、 一换流电路120及 一 第二时钟反相电路130。该移位寄 存单元100的各电路均由PMOS(P-channel Metal-Oxide Semiconductor, P沟道金属氧化物半导体)型晶体管组成，每 一PMOS型晶体管均包括一栅极、 一源极及一漏极。该第 一 时钟反相电路110...
【技术保护点】
一种移位寄存器，其包括多个移位寄存单元，其特征在于：每一移位寄存单元均受外部电路的时钟信号、前一级移位寄存单元的输出信号控制，每一移位寄存单元包括一输入端、一第一输出端、一第二输出端、一输入电路、一反相电路、一与门、一第一输出电路、一第二输出电路、一第三输出电路及一第四输出电路，其中，该输入电路具有一控制输出端，该第一至第四输出电路具有一公共节点，该输入电路在该输入端及该第一输出端的控制下为该控制输出端提供时钟信号或低电平信号，该第一输出电路在该输入端及该控制输出端的控制下为该公共节点提供高电平信号，该第二输出电路在该第一输出端及该控制输出端的控制下为该公共节点提供高电平信...
【技术特征摘要】
1. 一种移位寄存器，其包括多个移位寄存单元，其特征在于每一移位寄存单元均受外部电路的时钟信号、前一级移位寄存单元的输出信号控制，每一移位寄存单元包括一输入端、一第一输出端、一第二输出端、一输入电路、一反相电路、一与门、一第一输出电路、一第二输出电路、一第三输出电路及一第四输出电路，其中，该输入电路具有一控制输出端，该第一至第四输出电路具有一公共节点，该输入电路在该输入端及该第一输出端的控制下为该控制输出端提供时钟信号或低电平信号，该第一输出电路在该输入端及该控制输出端的控制下为该公共节点提供高电平信号，该第二输出电路在该第一输出端及该控制输出端的控制下为该公共节点提供高电平信号，该第三输出电路在该第一输出端及该控制输出端的控制下为该公共节点提供低电平信号，该第四输出电路在该输入端及该控制输出端的控制下为该公共节点提供低电平信号，该反相电路的输入端电连接该公共节点，其输出端电连接该第一输出端，该与门的一输入端电连接该输入端，其另一输入端电连接该第一输出端，其输出端电连接该第二输出端。2. 如权利要求1所迷的移位寄存器，其特征在于每一移位 寄存单元还包括一时钟信号输入端、 一高电平输入端、 一低电 平输入端，该时钟信号输入端接收外部电路的时钟信号，该高 电平输入端接收外部电路的高电平信号，该低电平输入端接收 外部电路的低电平信号，每一移位寄存单元的输入端电连接至 前一级移位寄存单元的第一输出端，每一移位寄存单元的第一 输出端电连接至后一级移位寄存单元的输入端。3. 如权利要求2所述的移位寄存器，其特征在于该输入电 路包括 一 第 一 晶体管、 一 第二晶体管及 一 或非门，该或非门的 两输入端分别与该移位寄存单元的输入端及其第一输出端电连 接，其输出端电连接该第 一 晶体管的栅极，该第 一 晶体管的漏 极电连接该时钟信号输入端，其源极电连接该控制输出端，该第二晶体管的栅极电连接该或非门的输出端，其漏极电连接该 低电平输入端，其源极电连接该控制输出端。4. 如权利要求3所述的移位寄存器，其特征在于该第一输 出电路包括 一 第三晶体管及 一 第四晶体管，该第三晶体管的栅 才及电连接该输入端，其漏极电连接该高电平输入端，其源极电 连接该第四晶体管的漏极，该第四晶体管的栅极电连接该控制 输出端，其源极电连接该公共节点。5. 如权利要求4所述的移位寄存器，其特征在于该移位寄 存单元还包括一第二反相电路，该第二反相电路的输入端与该 控制输出端电连接，其输出端与该第四晶体管的栅极电连接。6. 如权利要求4所述的移位寄存器，其特征在于该...
【专利技术属性】
技术研发人员：江建学，陈思孝，
申请(专利权)人：群康科技深圳有限公司，奇美电子股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。